基于fpga的通信系统高斯噪声生成与仿真

基于fpga的通信系统高斯噪声生成与仿真

ID:1261106

大小:513.50 KB

页数:16页

时间:2017-11-09

基于fpga的通信系统高斯噪声生成与仿真_第1页
基于fpga的通信系统高斯噪声生成与仿真_第2页
基于fpga的通信系统高斯噪声生成与仿真_第3页
基于fpga的通信系统高斯噪声生成与仿真_第4页
基于fpga的通信系统高斯噪声生成与仿真_第5页
资源描述:

《基于fpga的通信系统高斯噪声生成与仿真》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于FPGA的通信系统高斯噪声生成与仿真摘要31系统概述42随机信号生成52.1随机信号原理概述52.2随机信号的生成方法62.3M序列产升起的VerilogHDL描述与实现83高斯噪声生成器103.1高斯噪声的原理概述103.2生成高斯白噪声103.3高斯噪声生成器114高斯噪声的输出145总结与展望146参考文献157附录1516/16摘要系统以Altera公司的FPGA——EP1C3T144C8为核心模块,辅以D/A转换器和线性放大器等外围电路组成,生成了一个2Vp-p的随机信号来仿真实际链路上的噪声。本高斯噪声生成器提出了一种基于FPGA的高斯白噪声序列的快速产生方案,包含M序列

2、生成模块、高斯噪声生成模块、D/A转化模块以及放大与滤波模块等几个模块。该方案采用了M序列生成技术、查找表技术,适合在FPGA中实现。该方法实现简单,快速且占用的硬件资源少,而且采用VerilogHDL语言编写,可移植性强。此外,通过外围的放大和滤波电路,可以灵活控制噪声的幅度。关键字FPGA(现场可编程逻辑门阵列)高斯噪声随机信号M序列生成AbstractThesystemtakeAlteraCorporation'sFPGA--EP1C3T144C8asthecoremodule,withD/Aconverterandalinearamplifierasthecompositiono

3、ftheexternalcircuittogeneratea2Vp-prandomsignaltosimulatethenoiseontheactuallink.ThisGaussnoisegeneratorproposedonefastmethodbasedontheFPGAtogeneratewhiteGaussnoisesequence.ThismethodusestheMsequenceproductiontechnologyandthesearchtabletechnology,suitablyrealizesinFPGA.Thismethodrealizessimply,fa

4、st,andtakesthefewerhardwaresources,moreoverusesVerilogHDLcompilation,hasstrongerportability.Inaddition,throughtheexternalfilterandamplifiercircuit,youcancontrolthenoisenimbly.KeywordFPGA(FieldProgrammableGateArray),Gaussnoise,Randomsignal,MSequenceGeneration16/16引言在通信和控制系统中,高斯白噪声是很常见的噪声信号,因此需要利用高

5、斯白噪声信号源测试和检验系统的抗干扰性能。同时,在研究无线通信信道特性时,也常常需要高斯白噪声信号源。所以设计实现一个结构简单、性能可靠的高斯白噪声信号源,对系统检测和理论研究都有非常必要的意义。目前,很多高斯白噪声源是在微处理器和DSP等软件系统上实现的,因为它们通过使用函数库可以方便的计算出正弦和指数函数。但是与软件仿真相比,利用硬件仿真器可以大幅提高仿真速度。现有的硬件高斯噪声发生器通常分为物理噪声发生器和数字合成噪声发生器两类。虽然物理噪声发生器精度较高,但是实现电路较为复杂,所以在工程中更多的选用数字式噪声发生器。本设计提出一种基于FPGA的高斯白噪声发生器。与传统方法不同,设

6、计采用一种直接的查找表技术,利用正态分布的可加性获得高斯白噪声随机数,与其他发生器相比,具有速度快、利用率高和结构简单的特点。同时,用户可通过该发生器的串行接口对其进行参数配置,大大提高了噪声发生器的灵活性。本系统采用VerilogHDL编程设计,因此易于移植,可作为功能模块嵌入其他系统中进行测试仿真。1系统概述本系统以FPGA为核心,辅以D/A转换器和模拟放大器等外围电路,生成了一个2Vp-p的随机信号来仿真实际链路上的噪声。系统结构如图2-1所示。本噪声生成器可大体分为M序列生成器模块、高斯噪声生成器模块、D/A转换器模块以及模拟线性放大器模块。其中,M序列生成器模块与高斯噪声生成器

7、模块是基于FPGA利用VerilogHDL描述实现。M序列生成器利用的作用是生成周期为1023的10位伪随机码,利用10级线性移位寄存器加反馈生成。在线性反馈移位寄存器中每隔1个同步时钟输出一个状态值作高斯噪声生成器的地址。高斯噪声生成器的作用是根据M序列生成器生成的M序列生成高斯噪声向量,利用M序列的周期特性可降低高斯白噪声任意两个不同时刻的采样信号的相关性。设计利用了查找表技术,其LPM_ROM存储了1024个高斯噪声数值,高斯

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。