多功能电子钟设计报告

多功能电子钟设计报告

ID:12530053

大小:663.00 KB

页数:53页

时间:2018-07-17

多功能电子钟设计报告_第1页
多功能电子钟设计报告_第2页
多功能电子钟设计报告_第3页
多功能电子钟设计报告_第4页
多功能电子钟设计报告_第5页
资源描述:

《多功能电子钟设计报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、兰州理工大学电子技术综合训练设计报告题目:多功能电子钟设计姓名:蔡冰倩学号:10230625班级:控制工程基地一班同组成员:吴博指导教师:杨新华日期:2012年1月1号53兰州理工大学摘要通过CPLD/FPGA可编程逻辑器件实现多功能电子钟。电子钟的主要功能有计时功能、校正功能、整点报时功能及定时闹叫功能。针对功能要求利用硬件描述语言设计程序,通过Quartus软件进行仿真分析,将程序下载到电路中,观察数码管可知实现其逻辑功能。利用可编程逻辑器件可简化电路,实现功能的多样性。关键字:多功能电子钟硬件描述语言可编程逻辑器件53兰州理工大学目录1设计任务和要求…………………

2、……………………………………………41.1设计任务……………………………………………………………41.2设计要求……………………………………………………………42系统设计………………………………………………………………………52.1系统要求……………………………………………………………52.2方案设计……………………………………………………………62.3系统工作原理………………………………………………………63电子钟功能模块及仿真..........................................73.1分频模块及其仿真……………………………………………

3、………73.2计时模块及其仿真……………………………………………………93.3定时模块及其仿真……………………………………………………113.4按键消抖模块及其仿真………………………………………………143.5译码显示模块及其仿真………………………………………………153.6例化模块………………………………………………………………184元件的选择……………………………………………………………………445电路安装、调试与测试……………………………………………………….455.1电路安装…………………………………………………………….455.2电路调试……………………………

4、……………………………….465.3系统功能及性能测试……………………………………………….465.3.1测试方法设计………………………………………………….465.3.2测试结果及分析……………………………………………….476结论…………………………………………………………………………….487参考文献……………………………………………………………………….488总结、体会和建议…………………………………………………………….49附录:电路原理图……………………………………………………………..50元器件清单……………………………………………………………….5353

5、兰州理工大学1设计任务及要求1.1设计任务设计任务是进行设计的基础,根据对设计任务的分析和理解进行设计电路及相应元器件的选择,从而进行电路仿真和调试。所以对设计任务的理解和分析是进行设计的关键。本设计的设计任务为:利用CPLD/FPGA设计一个多功能电子钟。数字电子钟是一种用数字显示秒、分、时的计时装置,由于十足集成电路技术的发展,使数字钟走时准确、多功能化且性能稳定等优点。利用CPLD/FPGA设计一个可实现计时、校时、整点报时、定时闹叫多功能的电子钟,需要分两步走。首先,通过VerilogHDL硬件描述语言进行代码的编写,利用Quartus进行编译和仿真。其次,根据

6、设计任务和要求选择器件进行电路的焊接。1.2设计要求设计要求是完成设计指标的导航,只有很好的分析和了解设计的要求,才可以完成相应的设计。设计要求:利用实验室EDA实验箱上的CPLD/FPGA、LED显示器、扬声器、拨码开关等资源,设计一个多功能电子钟,要求具有以下功能:1、数字形式显示月、日、时、分、秒,在分和秒之间显示“:”,并按1次/秒的速度闪烁;2、日以24小时为一个记时周期;3、有校正功能,能够在任何时刻对电子钟进行方便的校正;4、有定时闹叫功能,能够按照任意预先设置的时间闹叫,驱动小型扬声器工作,并要求在闹叫状态能够手动消除闹叫;5、整点时刻通过扬声器给出提示

7、;6、采用CPLD/FPGA可编程逻辑器件实现;针对设计要求可做简单分析:所设计的多功能电子钟需要实现计时、整点报时、定时闹叫和校正功能。计时需要有相应的计时器实现,整点报时需要相应的报时电路和小功率扬声器,定时闹叫需要通过编写的VerilogHDL53兰州理工大学程序实现定时和在时间到时驱动小功率扬声器报时,校正电路需要有拨码开关和其他电路实现。对设计要求的理解:2系统设计2.1系统要求通过FPGA/CPLD实现多功能电子钟的设计。电子钟要实现计时、校时、定时闹叫等功能。通过对设计要求的每条的详细分析可得出如下结果:1、要实现显示月、日

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。