学士学位论文--基于cpld的彩灯控制器设计.doc

《学士学位论文--基于cpld的彩灯控制器设计.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、毕业设计题目：基于CPLD的彩灯控制器设计学院：专业：电子信息工程班级：学号：学生姓名：导师姓名：完成日期：诚信声明本人声明：1、本人所呈交的毕业设计（论文）是在老师指导下进行的研究工作及取得的研究成果；2、据查证，除了文中特别加以标注和致谢的地方外，毕业设计（论文）中不包含其他人已经公开发表过的研究成果，也不包含为获得其他教育机构的学位而使用过的材料；3、我承诺，本人提交的毕业设计（论文）中的所有内容均真实、可信。作者签名：日期：年月日毕业设计（论文）任务书题目：基于CPLD的彩灯控制器设计姓名院专业班级学号指导老师职称教研

2、室主任一、基本任务和设计要求：1.基本任务要求提出一种基于CPLD的LED控制方案，实现对LED灯的控制，以CPLD作为主控核心，显示、驱动等模块组成核心控制模块。在主控模块设有8个LED发光二极管，根据用户需要可以编写各种亮灯模式。设计二种不同时间节拍，根据各种亮灯时间的不同需要，在不同时刻输出灯亮或灯灭的控制信号，然后驱动各种颜色的灯亮或灭2.设计要求：1.设计思路清晰，给出整体设计方案；2.熟悉彩灯控制器的设计，设计各种亮灯花型；3.软/硬件编程，仿真，下载验证；4.写出设计报告；二、进度安排及完成时间：第1周布置任务、

3、下达设计任务书、具体安排第2-3周查阅资料、撰写文献综述及开题报告第4-5周原理框图、总体方案设计第6-11周软、硬件部分设计第12周硬件下载测试第13-14周撰写毕业设计说明书第15周指导老师检查毕业设计说明书第16周修改、装订毕业设计说明书、指导老师评阅第17周毕业答辩目录摘要IAbstractII第1章绪论11.1彩灯控制器的简介11.2EDA技术的发展11.3CPLD简介21.4VHDL简介41.5QuartusⅡ简介51.6课题发展现状和前景展望6第2章方案论证82.1方案一82.2方案二82.3最佳方案选择10第3

4、章模块设计及其功能113.1模块功能描述113.2时序控制模块113.2.1.时序控制模块部分程序：123.2.2时序控制模块波形仿真截图：133.2.3.时序控制电路生成元器件符号：133.3显示控制模块133.3.1显示控制电路部分程序：153.3.2显示控制模块波形仿真截图：163.3.3显示控制电路生成生成元器件符号：17第4章　八路彩灯控制系统的实现184.1整体功能描述184.2设计原理184.3程序编译与仿真194.3.1顶层模块设计程序：194.3.2八路彩灯控制仿真波形：214.3.3八路彩灯生成元器件符号：

5、214.4、管脚分配224.5硬件测试234.6本章小结23第5章总结25致谢27参考文献28附录　管脚设定和元器件清单29基于CPLD的彩灯控制器设计基于CPLD的彩灯控制器的设计[摘要]本文介绍了以VHDL为基础的八路彩灯控制系统，本系统设计主要包括：时序控制模块，显示控制模块。时序控制模块主要根据输入信号的不同频率，选择不同的时钟信号输送到彩灯显示控制模块，从而达到控制彩灯闪烁速度的快慢。显示控制模块主要是通过状态机实现八路彩灯的四种大花型，二十九种状态的循环显示。在设计中采用VHDL语言对时序控制模块和显示控制模块进行

6、底层文件设计，然后通过调用底层文件完成八路彩灯控制器顶层文件的设计。最后通过QuartusⅡ软件仿真，对各模块的波形仿真结果进行了分析，再通过硬件下载验证，完成了本次设计要求的各项指标。关键词:CPLD；VHDL;彩灯控制;时序控制模块；显示控制模块；II基于CPLD的彩灯控制器设计ThedesignofcoloredlanterncontrollerbasedonCPLD[Abstract]:Thisarticledescribeseight-waylightscontrolsystembasedontheVHDL,This

7、systemisdesignedprimarilyinclude:timingcontrolmodule,displaycontrolmodule.TimingControlModuleismainlybasedontheinputsignalsofdifferentfrequencies,differentclocksignalstothelanterndisplaycontrolmoduletocontrolspeedoflanternlight.Displaycontrolmoduleismainlythroughthe

8、statemachineimplementationoffoureight-waylightspattern,accordingtocyclein29States.InthedesignofthelanguageusedforVHDLtimingcontrolmodulean