四位双向移位寄存器

《四位双向移位寄存器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验五四位双向移位寄存器一、实训目的1.巩固编译、仿真VHDL文件的方法。2.掌握VHDL程序顺序语句的应用。3.掌握四位双向移位寄存器的工作原理。二、实训器材计算机与QuartusⅡ工具软件。三、实训指导（一）实训原理四位双向移位寄存器真值表如表5-1所示。表5-1四位双向移位寄存器的真值表输入输出CRM1M0DSRDSLCPD3D2D1D0Q3Q2Q1Q00XXXXXXXXX00001XXXX0XXXXQ3Q2Q1Q0111XX↑d3d2d1d0d3d2d1d01011X↑XXXX1Q3Q2Q11010X↑XXXX0Q3Q2Q

2、1110X1↑XXXXQ2Q1Q01110X0↑XXXXQ2Q1Q00100XXXXXXXQ3Q2Q1Q0（二）实训步骤1.设计输入VHDL文件（1）建立工程项目。（2）建立VHDL文件。（3）设计输入VHDL文件，可用IF语句或CASE语句等顺序语句设计。VHDL代码如下：LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYYWJCQ4ISPORT(M:INSTD_LOGIC_VECTOR(1DOWNTO0);D:INSTD_LOGIC_VECTOR(3DOWNTO0);CR,CP,DSR,

3、DSL:INSTD_LOGIC;Q:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0));ENDYWJCQ4;ARCHITECTUREWOFYWJCQ4ISBEGINPROCESS(CR,CP,DSR,DSL,M,D)BEGINIFCR='0'THENQ<="0000";ELSIF(CP='1'ANDCP'EVENT)THENCASEMISWHEN"11"=>Q<=D;WHEN"01"=>Q<=DSR&Q(3DOWNTO1);WHEN"10"=>Q<=Q(2DOWNTO0)&DSL;WHENOTHERS=>Q<=Q;

4、ENDCASE;ENDIF;ENDPROCESS;ENDW;2.编译仿真VHDL文件（1）编译VHDL文件。如果有错误，检查并纠正错误，直至最后通过。（2）仿真VHDL文件。认真核对输入/输出波形，检查设计的功能是否正确。四位双向移位寄存器的仿真波形图如图5-1所示。图5-1四位双向移位寄存器仿真波形图四、实训总结通过本次试验我掌握了VHDL文件的编译与仿真，同时巩固了IF语句和CASE语句的应用。