电路设计的电磁辐射抑制方法

《电路设计的电磁辐射抑制方法》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、通讯产品电路设计中的电磁波辐射和辐射抗扰性问题研究1引言随着科学技术的飞速发展，作为高科技产品的代表之一——通讯产品，其发展速度日新月异，从传统的传送单纯话音的窄带业务到传送话音、数据和视频等的综合宽带业务，对信号传输质量和传输速度的要求也越来越高，这就不可避免地给通讯产品带来了许多电磁兼容性（EMC）问题，特别是通讯产品的电磁波辐射和辐射抗扰性问题百表现尤为突出。通过对本公司通讯产品的电磁波辐射和辐射抗扰性问题进行详细地分析，在通讯产品的电路设计阶段总结出一系列解决此类问题的方法，下面逐一进行详细论述。

2、2差模辐射和共模辐射要想解决电路中的电磁波辐射和辐射抗扰性问题，首先应了解辐射的机理，在通讯产品中，通常辐射的根源在其数字电路部分，而数字电路的辐射按其方式可分为差模辐射和共模辐射。差模辐射是由于电流流过电路中的导线环路造成的，如图1所示。这些环路相当于正在工作的小天线，向空间辐射磁场。差模辐射用小环天线产生的辐射来模拟时，设电流为，面积为的小环，在自由空间为的远场，测得的电场为：（式1）其中——电场——频率——面积——电流——距离——测量天线与辐射平面的夹角式1适用于放置在自由空间且表面无反射的小环，通

3、讯产品在进行测试时并非处于自由空间，而是在地面上进行的，附加的地面反射会使测得的辐射增加6dB。因此，考虑到这一因素，式1必须乘上系数2。如果对地面反射作出修正并假设为最大辐射方向，则式1可改写为：（式2）由式2可以看出，差模辐射与环路电流和环面积成正比，与电流频率的平方成正比。共模辐射是由于电路中存在不希望的电压降造成的，此电压降使系统中某些部分处于高电位的共模电压，当外部电缆与系统连接时，外部电缆在共模电压的作用下被激励，形成辐射电场的天线，如图2所示。通讯产品的共模辐射来自系统中的电缆，共模辐射可以

4、用电压（对地电压）激励的短（长度小于波长）单极天线来模拟。对于接地平面上长度为的短单极天线来说，在远场处测量的电场强度幅值为：（式3）式中——电场——频率——电缆中的共模电流——天线长度——测试距离如果发射在最大方向上，则式3可写为：（式4）式4表明辐射与频率、天线长度及流经天线的共模电流的幅度成正比。3差模辐射和共模辐射的抑制3．1差模辐射的抑制由以上对差模辐射的分析可知，差模辐射的抑制可以通过减少环路电流幅度、电流频率和减少电流环面积来实现。而在通讯产品的电路设计中，设计方案一经确定，其电流频率和电流

5、幅度也已基本确定，控制差模辐射的方法就是减小电流环的面积。在实际的电路设计中，就是以此为原则来进行差模辐射抑制的，应将信号线和相关的接地回路紧挨在一起敷设。下面详细说明电路设计中具体采用的防差模辐射措施。3．1．1印制板电源线的差模辐射抑制由式2可知，在印制电路板上电源线与接地线的环绕区域越大，其辐射的能量也越大，所以应设法使电源线与地线所包围的环路面积最小，但在进行印制板设计时，不可能照顾到所有的电源线环路，有的环路面积无法减小或面积的减小幅度受限制，可以采用在环路有源器件的电源端和地端接入一个0.1的

6、瓷介电容，以此来缩短有源器件在电源线上引起的差模辐射电流的环路路径。实践证明，这样可以有效地抑制电源线的差模辐射。在通讯电路中，采用了大量的动态RAM和肖特基TTL器件，这类器件随工作状态的变化其电源冲击电流较大，根据“电流突变大的地方就是辐射干扰强烈的地方”的原则，电源线就会产生强烈的辐射，因此应设法抑制电源线的辐射。具体的做法是在此类器件的电源端与地之间并接旁路电容，经实践可并接一个0.1的瓷介电容和10的钽电容，从而降低了电源线的阻抗，使电源冲击电流限制在很小的环路内，电路工作稳定。为防止印制板上的

7、高频信号耦合到电源线并对外产生高频辐射，或防止通过外界引入带有高频干扰信号的电源线，在电源信号线靠近输入输出插座的地方接入EMI滤波器。3．1．2印制板时钟线的差模辐射抑制在通讯产品电路中，时钟电流是第一辐射源，一个具有2ns上升沿的时钟信号辐射能量的带宽可达160MHz，其可能辐射带宽可达十倍频，即1.6GHz。所以最关键的是减少载有系统时钟电流的环面积，而不用对每个独立的环都进行处理。通讯产品电路的时钟频率最高可达几千，它的全部能量都集中在由基频和谐波频率组成的窄带内，来自时钟的辐射超过任何其他部分的

8、辐射。因而在印制板的设计中对时钟源及布线应注意以下几点：a作为印制板上的时钟源——晶振应尽量靠近被驱动的芯片，使晶振的时钟信号线尽可能短，从而减少时钟信号线作为辐射天线的长度，进而减少了时钟的电流环面积。对于单层板来说，所有的时钟信号线都应用地线包围，而且时钟信号线距离地线应尽可能近，这样就减少了时钟电流的环路面积。对于多层板，时钟线应走在印制板的两个地层之间，这样既减少了时钟电流的环路面积，又通过两层地平面形成屏蔽，防止时钟