数字系统设计与verilog_hdl课程设计--实用多功能数字钟

数字系统设计与verilog_hdl课程设计--实用多功能数字钟

ID:12289289

大小:1.91 MB

页数:15页

时间:2018-07-16

数字系统设计与verilog_hdl课程设计--实用多功能数字钟_第1页
数字系统设计与verilog_hdl课程设计--实用多功能数字钟_第2页
数字系统设计与verilog_hdl课程设计--实用多功能数字钟_第3页
数字系统设计与verilog_hdl课程设计--实用多功能数字钟_第4页
数字系统设计与verilog_hdl课程设计--实用多功能数字钟_第5页
资源描述:

《数字系统设计与verilog_hdl课程设计--实用多功能数字钟》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、数字系统设计与verilogHDL课程设计设计题目:实用多功能数字钟专业:电子信息科学与技术15摘要本课程设计利用QuartusII软件Verilog VHDL语言的基本运用设计一个多功能数字钟,经分析采用模块化设计方法,分别是顶层模块、alarm、alarm_time、counter_time、clk50mto1、led、switch、bitel、adder、sound_ddd、sound_ddd_du模块,再进行试验设计和软件仿真调试,分别实现时分秒计时、闹钟闹铃、时分秒手动校时、时分秒清零,时间保持和整点报时等多种基本功能。 单个模块调试达到预期目标,再将整体模块进行试验设计和软件仿真

2、调试,已完全达到分块模式设计功能,并达到设计目标要求。关键字:多功能数字钟、Verilog、模块、调试、仿真、功能15目录1.课程设计的目的及任务11.1 课程设计的目的11.2 课程设计的任务与要求12.课程设计思路及其原理13.QuartusII软件的应用23.1工程建立及存盘23.2工程项目的编译33.3时序仿真44.分模块设计、调试、仿真与结果分析54.1 clk50mto1时钟分频模块54.2 adder加法器模块54.3 hexcounter16 进制计数器模块64.4 counter_time 计时模块64.5 alarm闹铃模块74.6 sound_ddd嘀嘀嘀闹铃声模块84

3、.7 sound_ddd_du嘀嘀嘀—嘟声音模块84.8 alarm_time闹钟时间设定模块94.9 bitsel将输出解码成时分秒选择模块94.10 switch去抖模块104.11 led译码显示模块104.12  clock顶层模块115.实验总结135.1调试中遇到的问题及解决的方法135.2实验中积累的经验135.3心得体会146.参考文献 14151.1 课程设计的目的通过课程设计的锻炼,要求学生掌握VerilogHDL语言的一般设计方法,掌握VerilogHDL语言的基本运用,具备初步的独立设计能力,提高综合运用所学的理论知识独立分析和解决问题的能力,基于实践、源于实践,实践

4、出真知,实践检验真理,培养学生的创新精神。 掌握现代数字逻辑电路的应用设计方法,进一步掌握电子仪器的正确使用方法,以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。1.2 课程设计的任务与要求用VerilogHDL语言设计一个多功能的数字钟,具有下述功能:(1)计时功能。包括时、分、秒的计时; (2)定时与闹钟功能:能在设定的时间发出闹铃音;(3)校时功能。对时、分和秒能手动调整以校准时间;(4)整点报时功能;每逢整点,产生“嘀嘀嘀嘀一嘟”四短一长的报时音。2.课程设计思路及其原理数字计时器要实现时分秒计时、闹钟闹铃、时分秒手动校时、时分秒清零,时间保持和整点报时等多种基本功能,所有

5、功能都基于计时功能。 因此首先需要获得具有精确振荡时间的脉振信号,以此作为计时电路的时序基础,实验中可以使用的振荡频率源为50MHZ,通过分频获得所需脉冲频率1Hz。得到1hz脉冲后,要产生计时模块,必须需要加法器来进行加法,因此需要一个全加器,此实验中设计一个八位全加器来满足要求。 数字电路设计中,皆采用二进制加法,为实现实验中时分秒的最大功能,本实验中采用十六进制加法器,再进行BCD码进行转换来实现正常时钟显示。为产生秒位,设计一个模60计数器,利用加法器对1HZ的脉冲进行秒计数,产生秒位;为产生分位,通过秒位的进位产生分计数脉冲,分位也由模60计数器构成;为产生时位,用一个模24计数器

6、对分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位:时十位、时个位、分十位、分个位、秒十位和秒个位。基本的计时模块完成之后,整点报时、清零、校时、LED显示、闹铃模块可以相互实现,其中,闹铃模块与计时模块的显示相互并行。 清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平(本实验中是低电平),而清零开关断开时各清零端均接入无效电平即可。保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。正常情况下,开关不影响脉冲输入即秒正常计数,当按下开关后,使脉冲无法进入计数端,从而实现计时保持功能。 要进行闹钟功能,是否进行闹钟模块n

7、owmode,当选择00表示即使模块,10闹钟模式,01手动调整模式。当选择闹铃模块之后,是否是整点报时闹铃还是闹钟闹铃,又需要设置一个选择模块alarmout,当00模式时不开启闹铃,01进行闹铃模式,10进行整点报时模块。整点报时是本实验中的sound_ddd_du模块(详见附录中程序清单),sound_ddd_du模块与计时模块有点类似,但整点报时模块中不要分时分秒计数,可直接利用1hz的分频计数至时1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。