欢迎来到天天文库
浏览记录
ID:12160790
大小:4.25 MB
页数:29页
时间:2018-07-15
《cmos模拟集成电路设计_实验报告》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、北京邮电大学实验报告实验题目:cmos模拟集成电路实验姓名:何明枢班级:2013211207班内序号:19学号:2013211007指导老师:韩可日期:2016年1月16日星期六北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告目录实验一:共源级放大器性能分析1一、实验目的1二、实验内容1三、实验结果1四、实验结果分析3实验二:差分放大器设计4一、实验目的4二、实验要求4三、实验原理4四、实验结果5五、思考题6实验三:电流源负载差分放大器设计7一、实验目的7二、实验内容7
2、三、差分放大器的设计方法7四、实验原理7五、实验结果9六、实验分析10实验五:共源共栅电流镜设计11一、实验目的11二、实验题目及要求11三、实验内容11四、实验原理11五、实验结果15六、电路工作状态分析15实验六:两级运算放大器设计17一、实验目的17二、实验要求17三、实验内容17四、实验原理21五、实验结果23六、思考题24七、实验结果分析24实验总结与体会26一、实验中遇到的的问题26二、实验体会26三、对课程的一些建议27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与
3、设计实验报告实验一:共源级放大器性能分析一、实验目的1、掌握synopsys软件启动和电路原理图(schematic)设计输入方法;2、掌握使用synopsys电路仿真软件customdesigner对原理图进行电路特性仿真;3、输入共源级放大器电路并对其进行DC、AC分析,绘制曲线;4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响二、实验内容1、启动synopsys,建立库及Cellview文件。2、输入共源级放大器电路图。3、设置仿真环境。4、仿真并查看仿真结果,绘制曲线。三、
4、实验结果1、实验电路图27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告2、幅频特性曲线电阻为1k时电阻为10k时27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告四、实验结果分析1、器件参数:NMOS管的宽长比为10,栅源之间所接电容1pF,电阻Rd=10K。NMOS管的宽长比为10,栅源之间所接电容1pF,电阻Rd=10K。2、实验结果:输入交流电源电压为1.2V,所得增益为12dB。由仿真结果有:gm=496u,R=10k
5、,所以增益Av=496*10/1000=4、96=13、91dB可见,实际增益大于理论增益。27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告实验二:差分放大器设计一、实验目的1、掌握差分放大器的设计方法;2、掌握差分放大器的调试与性能指标的测试方法。二、实验要求1、确定放大电路;2、确定静态工作点Q;3、确定电路其他参数;4、手工计算场效应管的直流转移特性曲线,并将特性曲线描绘在方格纸上,在曲线上确定出MOS管的饱和区,确定输入电压、输出电压的范围;5、电压放大倍数
6、大于20dB,尽量增大GBW,设计差分放大器;6、对所设计电路调试;7、对电路性能指标进行测试仿真,并对测量结果进行验算和误差分析。三、实验原理平衡态下的小信号差动电压增益AV为:β1=β2=β=μnCOX(W/L)27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告四、实验结果1、电路图2、幅频特性曲线27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告3、MOS管宽长比和电阻大小变化对应的放大倍数放大倍数Av/dBMOS管沟道宽
7、长比101520304060电阻R/Ω20k15.616.416.817.317.71830k1919.820.220.821.121.440k21.422.222.623.123.423.8改变W/L和栅极电阻,可以看到,R一定时,随着W/L增加,增益增加,W/L一定时,随着R的增加,增益也增加。但从仿真特性曲线我们可以知道,这会限制带宽,所以在增大沟道宽长比的时候,要注意带宽是否满足条件。随着W/L增大时,带宽会下降。为保证带宽,选取W/L=60,R=30k的情况下的数值,最终实现了带宽约为200MHz
8、-300MHZ,可以符合系统的功能特性。五、思考题根据计算公式,为什么不能直接增大R实现放大倍数的增大?答:若直接增加Rd,则Vd会增加,增加过程中会限制最大电压摆幅;如果VDD—Vd=Vin—VTH,那MOS管处于线性区的边缘,此时仅允许非常小的输出电压摆幅。即电路不工作。此外,RD增大还会导致输出结点的时间常数更大。27北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告实验
此文档下载收益归作者所有