资源描述：
《基于fpga的七段数码管显示设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、成绩批阅教师日期FPGA设计报告课程名称FPGA应用技术专业班级学号学生姓名任课教师2013年11月1日目录一设计原理1二设计目的1（1）熟悉ISE9.1开发环境，掌握实验流程1（2）熟悉SEED-XDTKXUPV2Pro实验环境1（3）熟悉用ChipScope观测信号1（4）了解VerilogHDL语言在FPGA中的使用1（5）了解七段数码管显示译码器硬件语言实现1三设计内容1（1）根据设计流程将实验在软件和开发板上通过，进行仿真1（2）用ChipScope进行观测信号1四设计准备1（1通过USB下载电缆将计算机USB口及XUPV2Pro板的J8连接好1（2）启动计算机后，将XUPV2Pro
2、实验箱电源打开1五设计框图1（1）设计输入代码2（2）功能仿真2（3）设计实现后下载码流3（4）用ChipScope观测信号3（5）ChipScope工作的流程31）用核生成法启动ChipScopeprocoregenerato32）例化ICON核、ILA核和VIO核33）引脚约束44）进行综合、下载。45）启动ChipScopeAnalyzer进行观测5六设计结果5（1）仿真结果5（2）程序下载5（3）用ChipScope观测实验，VIO核实时控制6七设计分析7附连接例化后的代码8一设计原理七段数码管的各数码段分布及排序如图1.1所示，每个数码段通过限流电阻和译码开关(译码开关泛指能起到开关
3、作用的器件，如三级管、集成电路、普通开关、接插件)相互并联，然后与电源联接，由译码开关译码，译码开关导通，表示与该译码开关相联的数码段显示；译码开关关断，表示与该译码开关相联的数码段不显示，数码段不同的显示组合，就可显示“0～9”10个阿拉伯数字。图1.1二设计目的（1）熟悉ISE9.1开发环境，掌握实验流程。（2）熟悉SEED-XDTKXUPV2Pro实验环境。（3）熟悉用ChipScope观测信号。（4）了解VerilogHDL语言在FPGA中的使用。（5）了解七段数码管显示译码器硬件语言实现。三设计内容（1）根据设计流程将实验在软件和开发板上通过，进行仿真。（2）用ChipScope进行
4、观测信号。四设计准备（1）通过USB下载电缆将计算机USB口及XUPV2Pro板的J8连接好。（2）启动计算机后，将XUPV2Pro实验箱电源打开。观察XUPV2Pro板上的+2.5V,+3.3V,+1.5V的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源。五设计框图译码器设计流程如图1.2所示。图1.210（1）设计输入代码（2）功能仿真在ISE9.1软件中输入七段数码管的Verilog语言代码，由TestBenchWaveForm添加激励源，进入测试波形编辑窗口，对输入信号D3,D2,D1,D0进行编辑，这里依次取D3D2D1D0为0000,0001,0010,0011，一直到100
5、0，即对应十进制数的0～8，也可以随便取值，这里只是为了方便观察输出结果，图形如图1.3所示。图1.3功能仿真波形如图1.4所示。图1.4分析功能仿真波形，可以看出输出对应的是0,1,2,3,4,5,6,7,8，说明输出结果与输入对应的是一致的，仿真结果正确。功能仿真之后进行综合，观察如图1.5所示的RTC视图。10图1.5（3）设计实现后下载码流，将生成的decode4_7.bit文件下载到板卡上，如图1.6所示。图1.6（4）用ChipScope观测信号。（5）ChipScope工作的流程。1）用核生成法启动ChipScopeprocoregenerator，如图1.7所示。图1.72）例
6、化ICON核、ILA核和VIO核，例化后的实验代码如图1.8所示。10图1.83）引脚约束在进行此实验时，只需要对时钟信号进行约束，如图1.9所示。图1.94）进行综合、下载。105）启动ChipScopeAnalyzer进行观测，如图1.10所示。图1.10六设计结果（1）仿真结果如图1.11所示，可以看出当输入是0,1,2,3,4,5,6,7,8,9时输出对应的变化，仿真结果正确。图1.11（2）将程序下载到FPGA中后，运行正常，下载界面如图1.12所示。10图1.12下载成功后如图1.13所示。图1.13（3）用ChipScope观测实验，VIO核实时控制。当输入0111时，显示111
7、0000；当输入0011时，显示1111001。显示正确，如图1.14所示。10图1.15七设计分析本实验的关键和难点是用ChipScope观测信号，在用ChipScope观测前要进行一些设置。由于实验代码中没有时钟信号，观测前要在代码中加入时钟信号clk，要进行例化ICON核、ILA核和VIO核，还要设置信号的连接。连接例化的原理如图1.16所示。图1.16ICON核是综合控制器内核，ILA核是
