sige异质双极晶体管基区设计

sige异质双极晶体管基区设计

ID:12029371

大小:27.00 KB

页数:5页

时间:2018-07-15

sige异质双极晶体管基区设计_第1页
sige异质双极晶体管基区设计_第2页
sige异质双极晶体管基区设计_第3页
sige异质双极晶体管基区设计_第4页
sige异质双极晶体管基区设计_第5页
资源描述:

《sige异质双极晶体管基区设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、SiGe异质双极晶体管基区设计【摘 要】对于SiGe异质结双极晶体管器件的设计来说,最重要的就是对它的基区如何设计,基区设计的不同也是SiGe异质结双极晶体管性能优于一般Si双极晶体管的根本所在,而且不同的设计方法会造成器件的性能的巨大差别,本文主要介绍了它的杂质分布、基区宽度、Ge组分的设计。【关键词】SiGe;异质;基区;设计0.引言随着现代移动通信以及微波通信的发展,人们对半导体器件的高频以及低噪声等性能要求日益提高。传统的硅材料器件已经无法满足这些性能上新的要求,而GaAs器件虽然可以满足这些性能,不过它的高成本也让人望而却步。锗硅异质结

2、双极晶体管的高频以及噪声性能大大优于硅双极晶体管,可媲美GaAs器件,而且它还可以与传统的硅工艺兼容,大大降低制造成本,所以锗硅异质结双极晶体管在未来的移动通信等领域具有非常广阔的应用前景。本文主要介绍了SiGe异质结双极晶体管基区的设计。1.基区杂质分布设计5SiGe异质结双极晶体管与Si双极晶体管相比,由于EB结间存在价带突变量△EV,电流增益β不再主要由发射区和基区杂质浓度比来决定,这给HBT的设计带来了更大的自由度。为减小基区电阻和防止低温下载流子的冻析,可增加基区的杂质掺杂浓度Nb,基区杂质掺杂浓度Nb越高,它的掺杂浓度向低掺杂发射区递

3、减的斜率也就越大,从而产生减速场,因此SiGeHBT在基区制作时应该尽量让EB结为突变结以避免额外的减速场,所以为了达到渡越时间最短,理想的基区掺杂浓度是让它的峰值正好在EB结上,而且按指数规律向集电区递减,这样可以产生一个恒定的加速场。在常温下,在基区生长过程中如果采用基区杂质缓变分布,对基区掺杂浓度沿着集电区到发射区方向递增生长,则从发射区侧到集电区方向杂质浓度会逐渐减少,形成一个由掺杂效应引起的内加速场,提高基区电流理想因子η,减小基区渡越时间τb,提高器件特征频率fT。比如,当基区掺杂浓度由发射区侧的5×1019cm-3降低到集电区侧的1

4、×1017cm-3时,就会产生大约80meV的导带变化,相当于增加12%的Ge组分所产生的加速场。但如果HBT基区重掺杂,考虑到重掺杂禁带窄变(BGN)效应的影响后这种改善将被大大削弱。5而在温度在77K时,如果想通过基区杂质缓变来减少τb,其杂质分布应是从发射区侧到集电区侧逐渐上升,这正好和在常温下的器件特性相反。在Wb较小时,增加Nb,可防止基区的穿通。基区Nb的增大除了使Dn减小外还存在着一些其它的不利影响,如当Nb较大时,在HBT的制备过程中基区的杂质极易向外扩散,使Si/SiGe异质结和n-p+结不再完全重合,导致器件特性的退化[1-2

5、]。同时,高Nb也易使EB结隧穿电流增大,导致基区复合电流增大,基区电流理想因子η大于1,在低温下η远大于1,也易使GBE增大,BVEBO下降。因此,Nb应根据对器件的要求和所采用的工艺合理选择,同时还应结合发射区掺杂浓度综合考虑。但是如果一味提高发射区的掺杂浓度,就会在发射结处形成一个隧道结,导致了漏电流的增大,反而会减小注入比,并导致器件特性的破坏。加大发射区掺杂浓度的另一个不利因素是使发射结结电容加大,导致了开关晶体管时的电荷抽取时间增大,致使截止频率下降。因此发射区的掺杂浓度不宜太大,一般来说,SiGeHBT的基区的掺杂浓度要比发射区的掺

6、杂浓度高出约两个量级,在1017-1018cm-3数量级为宜,并且发射区的宽度也不能太宽,以便降低发射区的体电阻。我们一般在仿真中设计发射区宽度为1000。2.基区宽度设计在晶体管器件5中基区宽度Wb对特征频率fT的影响是很大的,基区宽度Wb越小,基区渡越时间τb就越小,相应地特征频率fT就越大。但是基区宽度Wb过小就会使基区电阻Rb增大,导致最高震荡频率fmax减小。而且薄的基区相当容易被穿透,严重影响晶体管的性能。而为防止基区穿透就必须增大Nb,Nb过大带来的问题上文已有讨论。提高fT和减小Rb的要求是互相矛盾的,所以在设计中要根据对fT和f

7、max的要求来折衷考虑设计Wb,同时还要考虑到应变SiGe层临界厚度的限制。3.基区Ge组分的设计对Si1-xGex合金基区来说,Ge组分x越大,EB结处价带的突变量就越大,这有利于改善器件的频率特性,增大厄利(Early)电压VA,提高电流增益β,故增大基区Ge组分对提高器件的性能非常有利,但要由于Si和Ge之间存在较大的晶格失配,所以考虑到临界厚度的限制,能够允许的Ge的最高组分却是有限的,一般人们在10%~30%之间设定Ge的含量。而且Ge的分布形式不同,对器件性能也有很大的影响,目前SiGe合金基区中Ge的含量分布形式主要有三种:矩形,三

8、角和梯形。矩形结构以德国TEMIC公司Daimler-Benz研究中心采用的DBAG结构为代表,对Ge均匀分布的基区来说,特别适于要同时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。