基于comip芯片的scdma终端省电功能的设计与实现

基于comip芯片的scdma终端省电功能的设计与实现

ID:11792707

大小:379.00 KB

页数:6页

时间:2018-07-14

基于comip芯片的scdma终端省电功能的设计与实现_第1页
基于comip芯片的scdma终端省电功能的设计与实现_第2页
基于comip芯片的scdma终端省电功能的设计与实现_第3页
基于comip芯片的scdma终端省电功能的设计与实现_第4页
基于comip芯片的scdma终端省电功能的设计与实现_第5页
资源描述:

《基于comip芯片的scdma终端省电功能的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于COMIP芯片的SCDMA终端省电功能的设计与实现刘霆(北京信威通信技术股份有限公司北京100094)摘要本文介绍了基于COMIP芯片的SCDMA终端省电设计方案、省电功能的实现过程及其最终的测试结果。从最终的测试结果来看,这套省电方案是成功的,达到了预期的要求,取得了满意的效果。关键词 省电控制;COMIP;SCDMA;睡眠唤醒;待机时间移动终端的待机时间一直都是用户和厂家关注的重点,待机时间是移动终端性能的重要体现,因此省电设计也成为移动终端设计的关键点。信威公司采用大唐微电子的COMIP(面向通信的综合信息处理SOC平台)芯片作为SCDMA终端的基带处理芯片,结合COMIP

2、芯片的特点和SCDMA系统对终端的要求,设计出一套高效可行的终端省电方案。1 基于COMIP芯片的SCDMA终端结构及其原理基于COMIP芯片的SCDMA终端结构如图1所示,COMIP芯片是一款双核(ARM946e+ZSP400)基带处理芯片,含ABB(模拟基带)功能。射频芯片采用RDA公司专门为SCDMA系统设计的RF(射频)套片。COMIP芯片的ARM处理器负责完成MMI(人机接口)、协议栈等功能;ZSP400处理器负责信号的调制解调,语音信号的编解码;ARM和ZSP通过MailBox实现信息交互;音频CODEC(编解码器)实现语音信息的输入和输出,RFIF(射频接口)实现ABB

3、与RF之间数据的传递,ComboMemory(FLASH+SRAM)存放程序和系统数据,KBS、LCD、PWM等实现MMI功能的输入和输出,系统时钟为高速时钟16.384MHz和低速时钟32.768kHz。2 基于COMIP芯片的SCDMA终端的省电方案(1)睡眠模式的进入及其分类终端开机注册完成后,ARM和ZSP可以分别进入睡眠状态:在没有呼入呼出任务时(包括数据业务),ZSP进入睡眠状态;在没有呼入呼出任务,也没有用户操作时,ARM进入睡眠状态;根据SCDMA终端和基站的同步状态,将睡眠方式定义为正常睡眠和深睡眠(含随机睡眠),深睡眠下,终端和基站处于失步状态,不需精确定时。(2

4、)唤醒模式的功能及其同步偏差范围SCDMA系统要求终端每隔1.28s被唤醒一次,接收基站信息、调整下行同步、检测基站的寻呼消息;如果有寻呼消息,要求终端立即从睡眠状态返回到正常工作状态,处理寻呼消息。如果系统存在相邻频点可用,要求终端进行邻频监视。为了保证终端睡眠定时的精度,需要及时补偿睡眠计数器工作时钟的误差,终端唤醒点必须落在最大允许同步偏差±70μs范围内,保证与基站同步。(3)睡眠定时关键点的控制ZSP通过RFIF计数器实现对各个定时关键点的控制,比如睡眠唤醒计数器的使能点,3次唤醒ZSP的中断点等。这样通过硬件定时器来保证睡眠定时点的精度,规避了软件定时导致唤醒点出现较大抖

5、动的问题。(4)ARM低功耗模式的进入ARM在最低优先级任务中检测各任务的空闲状态,如果没有呼入、呼出,也没有用户操作,ARM将关闭高速时钟(16.384MHz),进入低功耗状态,此时,终端睡眠期间功耗降到最低。具体要求是:在电池输出电压恒定的情况下,保证输出电流低于5mA。(5)时钟校准与误差补偿需要校准的时钟有:基带处理的32.768kHz时钟和16.384MHz时钟,它们与基站时钟是独立的。这两个时钟的误差范围是±3×10-5。RFIF计数器是基于16.384MHz时钟,每帧(10ms)误差是±0.3μs,需要通过同步调整进行补偿。(6)采用变频技术进一步降低能耗在通话状态下,

6、ZSP软件需要进行语音编解码,调制并发射上行数据,对MIPS要求比较高。而在其他状态下,对MIPS要求比较低,因此,在非通话状态下可以将ZSP的时钟频率由100MHz降至50MHz,减少系统的功耗。3 基于COMIP芯片的SCDMA终端省电功能的实现3.1 SCDMA终端省电功能硬件实现(1)高速和低速睡眠计数器接力定时,大大降低了系统的功耗COMIP芯片的睡眠唤醒定时由内部的高速和低速计数器通过接力完成,高速计数器的时钟源是16.384MHz,低速计数器的时钟源是32.768kHz。高速和低速睡眠唤醒计数器的接力过程如图2所示,T为定时总时长,T32为低速时钟计数器一个周期的定时时

7、长,m为相位误差补偿因子(m<1),该接力过程的特点是:用高速时钟补偿低速时钟由于计数起始相位不确定带来的定时误差;在睡眠过程中可以关闭高速时钟,只用低速时钟定时,从而大大降低了系统功耗。(2)COMIP芯片内核(ARM946e+ZSP400)的省电模式ARM946e核的低功耗模式是ARMWAIT模式,ARM核处于INACTIVE状态,CACHE模块处于低功耗状态,只有中断和DEBΜG模块正常工作。ZSP400核的低功耗模式有:ZSPIDLE、ZSPSLE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。