rs232串口发送电路的设计

《rs232串口发送电路的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、RS232串口发送电路的设计编辑：Dz3w.Com文章来源：网络 我们无意侵犯您的权益,如有侵犯请[联系我们]3.2发送电路的设计根据采用的帧格式,需要发送的数据为10位(1位开始位、8位数据位、1位停止位)，在发送完这10位后，就应该停止发送，并使发送端电平处于逻辑1，然后等候下次的发送。下面是实现上述功能的VHDL源程序：libraryieee;useieee.std_logic_1164.all;entityComisport(clk,en:instd_logic;Send_data:instd

2、_logic_vector(9downto0);serial:outstd_logic);endcom;architecturecom_arcofcomisbeginprocess(clk)variablecount:integerrange0to9:=0;beginifen='0'thencount:=0;serial<='1';elsifrising_edge(clk)thenifcount=9thenserial<=Send_data(9);elseserial<=Send_data(count

3、);count:=count+1;endif;endif;endprocess;endcom_arc;其中，Send_data(0to9)表示需要发送的数据帧，发送时，开始位Send_data(0)必须为逻辑0，停止位Send_data(9)必须为逻辑1，否者与硬件电路连接的设备接收到的数据会出现错误。在发送每一帧之前，首先给输入端en一个低电平脉冲，让电路复位(count置0)，然后开始发送。变量count在进程中用来记录发送的数据数目，当数据帧发送完后，发送端就一直发送停止位(逻辑1)。3.3时序

4、仿真选EDA工具，对VHDL源程序编译。用的是Altera公司的MAX+plusII9.3Baseline，这个工具支持VHDL的编译、仿真。图2是编译后的仿真结果，其中，Clk为频率9600Hz的时钟，Send_data0为开始位，Send_data[8..0]为数据位，Send_data9为停止位。结果显示，输出完全是按数据帧格式发送的。4串行接收电路的设计接收电路比发送电路要复杂，接收电路要时实检测起始位的到来，一旦检测到起始位到，就要将这一帧数据接收下来。为提高接收的准确性，减少误码率，每一位

5、数据都用3倍频的波特率对数据进行采样（如图3所示），然后对3次采样结果进行判决：如果3次采样中至少有2次为高电平，则接收这一位数据被判决为高电平，否者，为低电平。4.1波特率发生器和采样时钟的设计为完成3次采样，除了频率为9600Hz的接收时钟外，还要有一个3倍频的采样时钟。下面是实现上述功能的VHDL源程序：libraryieee;useieee.std_logic_1164.all;entitycount625isport(clk,en:instd_logic;Clock1,Clock3:outs

6、td_logic);endcount625;architecturecount625_arcofcount625isbeginprocess(clk,en)variablecount:integerrange0to625:=0;beginifen='0'thenNUll;elsif(rising_edge(clk))thencount:=count+1;ifcount=625thenClock1<='1';count:=0;elseClock1<='0';endif;if(count=100orcou

7、nt=300orcount=500)thenClock3<='1';elseClock3<='0';endif;endif;endprocess;endcount625_arc;其中clk为6MHz的时钟；en控制波形的产生；Clock1为9600Hz的接收时钟；Clock3为3倍频的采样时钟。