基于量化的ldpc译码算法的高效实现

基于量化的ldpc译码算法的高效实现

ID:1145996

大小:268.38 KB

页数:5页

时间:2017-11-08

基于量化的ldpc译码算法的高效实现_第1页
基于量化的ldpc译码算法的高效实现_第2页
基于量化的ldpc译码算法的高效实现_第3页
基于量化的ldpc译码算法的高效实现_第4页
基于量化的ldpc译码算法的高效实现_第5页
资源描述:

《基于量化的ldpc译码算法的高效实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第33卷第9期电子与信息学报Vol.33No.92011年9月JournalofElectronics&InformationTechnologySept.2011基于量化的LDPC译码算法的高效实现*马卓杜栓义王新梅(西安电子科技大学ISN国家重点实验室西安710071)摘要:论文提出了一种采用2维折线逼近的和积译码算法实现方案,避免了使用与量化比特数成指数关系增长的查找表,降低了译码器的存储器消耗。基于上述方案提出了一种次小值修正的最小和算法。该算法通过3个2维折线逼近对最小值进行修正,获得了逼近浮点和积算法的译码性能。算法的修正过程只包含简单的算术

2、和逻辑运算,便于FPGA实现。关键词:信道编码;低密度奇偶校验码;和积算法;最小和算法;量化中图分类号:TN911.22文献标识码:A文章编号:1009-5896(2011)09-2273-05DOI:10.3724/SP.J.1146.2011.00041EfficientImplementingofLDPCDecodingAlgorithmBasedonQuantizationMaZhuoDuShuan-yiWangXin-mei(TheStateKeyLabofIntegratedServiceNetworks,XidianUniversity,X

3、i’an710071,China)Abstract:Animplementingschemeofsum-productalgorithmisproposedbasedon2-dimationbrokenlineapproach,whichavoidsthelook-uptablewithsizerelatedtotheexponentialofthenumberofquantizationbitsandreducesthememoryconsumptionofthedecoder.Then,analgorithmcalledsecond-minimumv

4、aluecorrectedmin-sumalgorithmisproposedbasedontheimplementingschemeproposedabove.Thealgorithmusethree2-dimensionpiecewiseapproachtocorrectthemin-sumalgorithmanditsperformanceisveryclosetothatofthefloatingpointsum-productalgorithm.Thecorrectionprocessofthisalgorithmjustincludessim

5、plearithmeticandlogicoperations,whichiseasytobeimplementedbyFPGA.Keywords:Channelcoding;LowDensityParity-Check(LDPC)code;Sum-productalgorithm;Min-sumalgorithms;Quantization1引言对于LDPC译码算法的改进,一方面可以在保低密度奇偶校验码(LDPC)码是一类由稀疏的证译码性能的前提下尽可能地降低和积算法的复杂校验矩阵定义的分组纠错码,近年来受到了广泛的度,另一方面可以对最小和算法进行更加

6、精细的修关注和研究。LDPC码在采用和积译码算法时,可正,以使其译码性能更加逼近和积算法。对于前者,以取得非常接近于香农限的误码性能[1],其复杂度只文献[5-11]从不同角度给出了简化的方案。文献[5]与校验矩阵中非零元素的个数相关,即具有相对于针对核心函数ϕ()x可能取无限值所造成的数值稳定校验矩阵重量的线性复杂度。实际中通常采用查找性问题提出了两种改进方案;文献[6]通过对校验矩表(LUT)的方式来实现和积算法中复杂函数的计阵的拆分以降低信息的传递次数从而降低和积译码算[2]。由于LUT的规模随着量化比特数的指数增加,算法的复杂度;文献[7]给出了

7、两种适用于高码率情因此和积译码译码器的量化精度往往受限于LUT况下的基于大数逻辑的迭代译码算法;文献[8]对非的规模。最小和算法运算简单,具有较低的复杂度,均匀量化进行了优化使得译码器可以工作在3-4bit其改进算法,包括归一化的最小和算法和偏移最小的量化精度下。对于后者,文献[9]使用两个参数对和算法在FPGA实现时被大量的采用[3]。但是改进最小值进行修正;文献[10,11]提出了一种基于校验的最小和算法在长码长和低码率时仍然与和积算法节点度的分类修正的最小和算法。但是上述两种算有较大的差距[4],限制了其应用。法在长码长和低码率情况下的性能仍然有待

8、改善。本文通过分析和积译码算法中校验信息的更新2011-01-14收到,2011

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。