dsp语音录放课程设计

《dsp语音录放课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、华东交通大学信息学院课程设计目录目录I摘要II第1章概述11.1设计目的11.2设计要求11.3设计环境1第2章系统硬件设计方案22.1TMS320VC5416芯片的基本原理22.2语音编码芯片的选择42.3系统硬件设计42.3.1音频控制接口42.3.2音频数据接口52.3.3语音数据存储模块52.3.4液晶屏显示模块6第3章软件设计63.1MCBSP的配置63.2AIC23的初始化73.3DSP上电自举7第4章课程设计总结8参考文献9附录：源程序代码10II华东交通大学信息学院课程设计摘要信息技术和超大规模集成电路工艺的不断发展，极大

2、地推动了DSP的发展。DSP技术的应用领域也越来越广，尤其在音频处理领域。目前，在很多语音处理系统中都用到了语音录放模块，采集现场的声音并存储起来供以后回放。语音处理系统的实时性、功耗、体积、以及对语音信号的保真度都是很影响系统性能的关键因素。本设计采用的高速54xDSP芯片，最高频率能达到160MIPS，能够很好的解决系统的实时性；采用的数字编解码芯片TLV320AIC23(以下简称AIC23)具有16~32位采样精度，录音回放模式下仅23mW的功耗。因此，该音频编解码芯片与54xDSP的结合是可移动数字音频录放系统、现场语音采集系统的

3、理想解决方案。经过实验表明，本设计实现的基于定点DSP的语音录放系统具有如下优点：1)音频数据占用资源少2)声音保真度高3)开发难度低4)语音芯片与DSP接口电路简单5)体积小II华东交通大学信息学院课程设计第1章概述1.1设计目的在CCS环境下基于TMS320VC5416芯片的语音采集压缩存储与回放。通过这次课程设计，加深对CCS集成开发环境，熟悉DSP54X同步串口原理，了解音频编解码芯片TLV320AIC23原理，了解存储芯片NANDFLASH原理，掌握DSP54X中断原理以及DSP试验系统箱的使用。锻炼逻辑思维能力、动手能力以及独

4、立解决问题的能力，对以后更深入地学习和应用数字信号处理及相关知识作准备。1.2设计要求（1）了解DSP开发工具及其安装过程（2）熟悉DSP开发软件CCS使用（3）熟悉工程文件的建立方法、汇编程序开发调试过程（4）熟悉常用C5416系列指令的用法（5）通过McBSP1设置AIC23工作模式，通过McBSP0控制AIC23编码和解码，语音信号可由MIC输入和LINEIN输入，采集的语音数据存储在NANDFLASH上，语音的回放方式可以为BYPASS和LOOP-BACK。1.3设计环境计算机、DSP仿真器、DSP54XEVM板，CCS软件，EV

5、M54库文件，NANDFLASF,TLV320AIC23。18华东交通大学信息学院课程设计第2章系统硬件设计方案2.1TMS320VC5416芯片的基本原理TMS320VC5416数字信号处理器是TI公司为实现低功耗，高速实时信号处理而专门设计的16位定点数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适用于远程通信等实时嵌入式应用的需要。广泛应用于电子测试、电子设计、模拟仿真、通信工程中。TMS320VC5416具有的主要优点如下：(1)围绕一组程序总线、三组数据总线和四组地址总线而建立的改进哈佛结构，提高了系统的多

6、功能性和操作的灵活性。(2)具有高度的并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。(3)具有完善的寻址方式和高度专业化指令系统，更适用于快速算法的实现和高级语言编程的优化。(4)模块化结构设计，使派生器件得到了更快的发展。(5)采用先进的IC制造工艺，降低了芯片的功耗，提高了芯片的性能。(6)采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。TMS320VC5416主要有中央处理器CPU，特殊功能寄存器，数据存储器RAM，程序存储器ROM，I/O接口功能，串行口，主机通信接口HPI，定时器，中断系统等10部分组成

7、。各部分功能如下：(1)中央处理器（CPU）它是DSP芯片的核心，它有以下特点：(a)采用多总线结构，通过一组程序总线、三组数据总线和四组地址总线来实现。(b)40位算术逻辑运算单元ALU，包括一个40位的桶形移位寄存器和两个独立的40位累加器。(c)17×17位并行乘法器，与40位专用加法器相连，可用于进行非流水线的单周期乘法—累加运算。(d)比较、选择、存储单元，可用于Viterbi译码器的加法－比较－选择运算。(e)指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。(f)配有两个地址生成器

8、，包括8个辅助寄存器和2个辅助寄存器运算单元。(2)数据存储器RAMTMS320VC5416有两种片内数据存储器：(a)双寻址RAM：在一个指令周期内，可对其进行两次存取操作，一次读出和一次写