1并行语句程序演示

1并行语句程序演示

ID:11288306

大小:61.50 KB

页数:10页

时间:2018-07-11

1并行语句程序演示_第1页
1并行语句程序演示_第2页
1并行语句程序演示_第3页
1并行语句程序演示_第4页
1并行语句程序演示_第5页
资源描述:

《1并行语句程序演示》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、常见的并行语句有:l进程语句l块语句l并行信号赋值语句l并行过程调用语句l元件例化语句l生成语句l并行断言语句1、进程语句举例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYd_ffISPORT(clk,d:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDd_ff;ARCHITECTUREmy_archOFd_ffISBEGINPROCESS(clk)BEGINIFclk'EVENTANDclk='1'THENq<=d;ENDIF;ENDPROCESS;ENDmy_arch;2、块语句举例l多个BLOCK

2、ENTITYcpuISPORT(clk,interrupt:INSTD_LOGIC;addr:OUTtw32; data:INOUTtw32);ENDcpu;ARCHITECTUREcpu_blkOFcpuISSIGNALibus,dbus:tw32;BEGINALU:BLOCKSIGNALqbus:tw32;BEGIN……--并行处理语句ENDBLOCKALU;REG8:BLOCKSIGNALzbus:tw32;BEGIN……--并行处理语句ENDBLOCKREG8;ENDcpu_blk;l嵌套BLOCKb1:BLOCKSIGNALs:BIT;--BLOCK

3、b1中s的说明BEGINs<=aANDb;--s来自b1b2:BLOCKSIGNALs1:BIT;--BLOCKb2中s1的说明BEGINs1<=cANDd;--s1来自b2b3:BLOCKBEGINz<=s;--s来自b1ENDBLOCKb3;ENDBLOCKb2;y<=s;--s来自b1ENDBLOCKb1;3、条件信号赋值语句应用举例四选一数据选择器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux4ISPORT(i0,i1,i2,i3,a,b:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDm

4、ux4;ARCHITECTUREarch1OFmux4ISSIGANLsel:STD_LOGIC_VECTOR(1DOWNTO0);BEGINsel<=a&b;q<=i0WHENsel="00"ELSEi1WHENsel="01"ELSEi2WHENsel="10"ELSEi3WHENsel="11"ELSE'X';ENDarch1;4、选择信号赋值语句应用举例四选一数据选择器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux4ISPORT(i0,i1,i2,i3,a,b:INSTD_LOGIC;q:OUTSTD_

5、LOGIC);ENDmux4;ARCHITECTUREarch2OFmux4ISSIGANLsel:STD_LOGIC_VECTOR(1DOWNTO0);BEGINsel<=a&b;WITHselSELECTq<=i0WHEN"00",i1WHEN"01",i2WHEN"10",i3WHEN"11",'X'WHENOTHERS;ENDarch2;5、元件例化语句应用举例1)设计好2输入的与门,名为and2_1LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYand2_1ISPORT(a,b:INBIT;c:OUTBIT)

6、;ENDand2_1;ARCHITECTURErtlOFand2_1ISBEGINc<=aANDb;ENDrtl;2)利用设计好的两输入与门,通过元件例化语句,构造一个三输入的与门LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYand3_1ISPORT(a,b,c:INBIT;d:OUTBIT);ENDand3_1;ARCHITECTUREstrOFand3_1ISCOMPONENTand2_1ISPORT(a,b:INBIT;c:OUTBIT);ENDCOMPONENT;SINGALs:BIT;BEGINu1:and

7、2_1PORTMAP(a=>a,b=>b,c=>s);u2:and2_1PORTMAP(s,c,d);ENDstr;6、生成语句举例例1ARCHITECTURExx_aOFxxISCOMPONENTcompISPORT(x:INBIT;y:OUTBIT);ENDCOMPONENT;SIGNALa,b:BIT_VECTOR(0TO7);BEGINgen:FORiIN0TO7GENERATElh:compPORTMAP(x=>a(i),y=>b(i));ENDGENERATEgen;ENDxx_a;例2移位寄存器1)先设计1位D触发器d_ffLIBRARYIEEE

8、;USEIEEE.STD_LOGIC_

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。