技术术语之cpu术语篇

技术术语之cpu术语篇

ID:11191828

大小:56.00 KB

页数:4页

时间:2018-07-10

技术术语之cpu术语篇_第1页
技术术语之cpu术语篇_第2页
技术术语之cpu术语篇_第3页
技术术语之cpu术语篇_第4页
资源描述:

《技术术语之cpu术语篇》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、技术术语之CPU术语篇

2、第1FADD:(FloationgPointAddition,浮点加)FCPGA(FlipChipPinGridArray,反转芯片针脚栅格阵列)一种芯片封装形式,例:奔腾III370。  FDIV:(FloationgPointDivide,浮点除)FEMMS(FastEntry/ExitMultimediaState,快速进入/退出多媒体状态)  在多能奔腾之中,MMX和浮点单元是不能同时运行的。新的芯片加快了两者之间的切换,这就是FEMMS。    FFT:(fastFouriertransform,快速热欧姆转换)一种复杂的算法,可以测试CPU的浮点能

3、力。FID:(FID:Frequencyidentify,频率鉴别号码)奔腾III通过ID号来检查CPU频率的方法,能够有效防止Remark。    FIFO:(FirstInputFirstOutput,先入先出队列)这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。    FLOP:(FloatingPointOperationsPerSecond,浮点操作/秒)计算CPU浮点能力的一个单位。    FMUL:(FloationgPointMultiplication,浮点乘)    FPU:(FloatPointUnit,浮点运算单元)FPU是专用于浮

4、点运算的处理器,以前的FPU是一种单独芯片,在486之后,英特尔把FPU与集成在CPU之内。    FSUB:(FloationgPointSubtraction,浮点减)    HL-PBGA:(表面黏著、高耐热、轻薄型塑胶球状矩阵封装)一种芯片封装形式。    IA:(IntelArchitecture,英特尔架构)英特尔公司开发的x86芯片结构。    ID:(identify,鉴别号码)用于判断不同芯片的识别代码。    IMM:(IntelMobileModule,英特尔移动模块)英特尔开发用于笔记本电脑的处理器模块,集成了CPU和其它控制设备。    Instructio

5、nsCache:(指令缓存)由于系统主内存的速度较慢,当CPU读取指令的时候,会导致CPU停下来等待内存传输的情况。指令缓存就是在主内存与CPU之间增加一个快速的存储区域,即使CPU未要求到指令,主内存也会自动把指令预先送到指令缓存,当CPU要求到指令时,可以直接从指令缓存中读出,无须再存取主内存,减少了CPU的等待时间。    InstructionColoring:(指令分类)一种制造预测执行指令的技术,一旦预测判断被相应的指令决定以后,处理器就会相同的指令处理同类的判断。    InstructionIssue:(指令发送)它是第一个CPU管道,用于接收内存送到的指令,并把它发

6、到执行单元。IPC(InstructionsPerClockCycle,指令/时钟周期)表示在一个时钟周期用可以完成的指令数目。    KNI:(KatmaiNeai新指令集,即SSE)Latency(潜伏期)从字面上了解其含义是比较困难的,实际上,它表示完全执行一个指令所需的时钟周期,潜伏期越少越好。严格来说,潜伏期包括一个指令从接收到发送的全过程。现今的大多数x86指令都需要约5个时钟周期,但这些周期之中有部分是与其它指令交迭在一起的(并行处理),因此CPU制造商宣传的潜伏期要比实际的时间长。    LDT:(LightningDataTransport,闪电数据传输总线)K8采

7、用的新型数据总线,外频在200MHz以上。    MMX:(MultiMediaExtensions,多媒体扩展指令集)英特尔开发的最早期SIMD指令集,可以增强浮点和多媒体运算的速度。  MFLOPS:(MillionFloationgPoint/Second,每秒百万个浮点操作)计算CPU浮点能力的一个单位,以百万条指令为基准。    NI:(Non-Intel,非英特尔架构)    除了英特尔之外,还有许多其它生产兼容x86体系的厂商,由于专利权的问题,它们的产品和英特尔系不一样,但仍然能运行x86指令。    OLGA:(OrganicLandGridArray,基板栅格阵列

8、)一种芯片封装形式。    OoO:(OutofOrder,乱序执行)Post-RISC芯片的特性之一,能够不按照程序提供的顺序完成计算任务,是一种加快处理器运算速度的架构。    PGA:(Pin-GridArray,引脚网格阵列)一种芯片封装形式,缺点是耗电量大。    Post-RISC:一种新型的处理器架构,它的内核是RISC,而外围是CISC,结合了两种架构的优点,拥有预测执行、处理器重命名等先进特性,如:Athlon。    PSN:(Proc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。