高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc

高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc

ID:11147442

大小:9.64 MB

页数:24页

时间:2018-07-10

高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc_第1页
高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc_第2页
高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc_第3页
高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc_第4页
高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc_第5页
资源描述:

《高密度在线可编程逻辑8路彩灯循环显示设计大学毕设论文.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、在系统可编程技术及应用综合设计报告题目:8路彩灯循环显示设计小组成员姓名及学号姓名学号樱花A古城B指导教师:C24/24目录:1)概述…………………………………………32)实现原理……………………………………33)实现方法……………………………………134)实现过程……………………………………155)结果…………………………………………186)结论…………………………………………187)附录…………………………………………2024/24一、概述设计一个能实现四中花型变化的8路彩灯,分别为1,从左向右依次闪烁2.从右向左依次闪烁3.从中间向两侧依次闪烁4.从两侧向中间依次闪烁。C

2、ontrol接入两个开关控制选择哪种花型,并设置暂停开关,使花型能够暂停。二、实现原理工作原理:设计一个八路彩灯系统需要八个输出端口以分别接至八个彩灯,且它应受输入时钟控制使八个输出端口(q[0,1,2,3,4,5,6,7])循环显示花色。我们想要四个花色,且可以通过按键选择四种花色之一作为循环演示,于是,我们可以用控制按键control[0,1]控制两个开关(相当于两位二进制矢量)进行花型选择。但我们想在演示花色时,能通过一暂停按键使花色暂停,则可以再输入端置一stop键控制,使其有效时,输出不变,还可在输入端置一复位键rst,使其有效时,无输出。对于输入时钟,有与要显示花型

3、显示频率为一到十几赫兹,而开发板始终一般为50Mhz,因此需要进行分频。因此,我们设计一个50Mhz分频为5hz的分频器,一个q[0,1,2,3,4,5,6,7]随clock,stop,rst循环变化的控制器,可用VHDL实现。24/24S0:全灭S1:从左向右循环S2:从右向左S3:从两侧向中间S4:从中间向两边Altera公司简介:自二十年前发明世界上第一个可编程逻辑器件开始,Altera公司(NASDAQ:ALTR)秉承了创新的传统,是世界上"可编程芯片系统"(SOPC)解决方案倡导者。Altera公司总部位于美国加州的圣何塞,并在全球的14个国家中拥有近2000名员工,

4、其2005年度的年收入高达11.23亿美元。Altera将其早在1983年发明的可编程逻辑技术与软件工具、IP和设计服务相结合,向全世界近14,000家客户提供超值的可编程解决方案。其新产品系列将可编程逻辑的内在优势——灵活性、产品及时面市——和更高级性能以及集成化结合在一起,专为满足当今大范围的系统需求而开发设计。Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新,突出产品优势,赢得市场竞争。自二十年前发明世界上第一个可编程逻辑器件开始,Altera公司(NASDAQ:ALTR)秉承了创新的传统,是世界上"可编程芯片系统"(SOPC)24/24解决方案倡导者。

5、同时产品以开头系列:EP1S、EP1SGX、EP2S、EP2SGX、EP1C、EP2C、EP3C、EP4C,EPF,EPM,EP1C EP2C EP3C EP1S EP2S EP3SEEP3SEP4SEP1AGX EP2AGXEP1SGX EP2SGX等等。ALTERA处理器 可编程逻辑设备(PLD)-PLD解决方案是ALTERA。Altera的各种各样复杂的可编程逻辑设备(CPLD),如MAXII;高密度高性能现场可编程门阵列(FPGA),如Stratix、StratixII、StratixGX、StratixGXII;低成本低功率的FPGA,如CycloneIII、Cycl

6、oneII、Cyclone、32位嵌入式处理器NiosII,开发和演示板。Altera提供业界最全面的一流处理器、软件开发工具等这些都含在一个FPGA设计流程中。ALTERA嵌入式Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新,突出产品优势,赢得市场竞争。通信、计算机存储器市场的发展趋势不容乐观,而工业和消费类电子产品则呈上升态势,后者有更佳的表现。CMOS数字逻辑产品方面,每逻辑单元价格每年降低25%~35%。用户们正在寻求小型及缺乏灵活性的ASIC和ASSP的替代产品,这对CPLD来讲,是个很好的发展机会。 MaxII器件是Altera新开发的CPLD系

7、列,与原有Max相比,成本降低了50%,功耗降低了90%,同时保持了Max系列的即用性、单芯片、非易失性和易用性。DSP器件功能 1)AlteraFPGA整合了多种功能特性,如嵌入式存储器、嵌入式乘法器、嵌入式处理器、高速I/O缓冲以及外部存储器接口等,非常适合于在无线,医疗,高清视频和其它系统中实现高性能数字信号处理(DSP)功能。 2)28-nm精度可调DSP模块体系结构,高性能数字信号处理(DSP)应用对精度的要求越来越高,范围通常大于18位。在各种应用中都出现了这类需求,包括: (1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。