计算机组成原理 [袁春风]chap7homework

计算机组成原理 [袁春风]chap7homework

ID:1112164

大小:245.15 KB

页数:9页

时间:2017-11-07

计算机组成原理 [袁春风]chap7homework_第1页
计算机组成原理 [袁春风]chap7homework_第2页
计算机组成原理 [袁春风]chap7homework_第3页
计算机组成原理 [袁春风]chap7homework_第4页
计算机组成原理 [袁春风]chap7homework_第5页
资源描述:

《计算机组成原理 [袁春风]chap7homework》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第三章系统总线作业南京大学计算机系多媒体技术研究所袁春风1南京大学计算机系多媒体技术研究所袁春风第一次作业(1)解释下列术语:波特率、主设备、分时复用、总线事务、菊花链、突(猝)发数据传送(2)(习题9)(3)(习题12)(4)为什么要设置总线裁决机构?从大的方面来说有哪两种总线仲裁方式?集中式裁决有哪几种常用方式?各有何特点?(5)试比较同步方式和异步通信方式。(6)影响总线带宽的因素有哪些?2南京大学计算机系多媒体技术研究所袁春风第三次作业1.考虑以下两种总线进行60%的读操作和40%的写操作:总线1是64位数

2、据和地址复用的总线。能在一个时钟周期中传输一个64位的数据或地址。读写操作有3个时钟周期的延迟,从第四周期开始,存储器系统能以每个时钟周期2个字的速度,最多传送8个字。总线2是分离的32位地址和32位数据的总线。每个传输占一个时钟周期。读操作包括3个时钟的延迟,从第四周期开始,存储器系统能够以每时钟1个字的速度传输最多8个字。对于写操作,第一个数据字与地址一起传输,在经过3个周期的延迟之后,能够以每个时钟1个字的速度最多传输7个其余的数据字。在以下两种情况下,求这两种总线和存储器能提供的最大带宽。(1)假设只进行单

3、字数据的传输。(2)假设所有的传输都是8个字的数据块。(假定地址传输周期包括在延迟的3个周期内。)3南京大学计算机系多媒体技术研究所袁春风第一次作业解答(1)思考题(书中第三章习题4、8和10)答:①总线上的时钟定义为总线上最复杂的事件所化的时间。所有事件在一个总线时钟内完成。所以总线裁决最好也要在一个时钟内完成。因此,菊花链上所挂的设备个数是受时钟的限制的。(书中第三章习题4)②在自举分布式裁决方式中,优先级低的设备要接受所有高优先级设备的请求信号,而低优先级设备的信号无需送到高优先级设备中。所以最低优先级设备的

4、请求信号无需发送出去(没有其他任何设备需要),因而,它无需请求线。(书中第三章习题8)③(a)指令为32位,其中操作码为8位,所以地址码为24位,根据地址码的位数可知最大直接寻址的存储器容量为224。若按字节编址,则最大直接寻址的存储器容量为16MB。(b)(1)32位地址总线传送24位地址,则会浪费8根线,而16位的数据总线传送32位数据时,必须分两次进行。(2)16位地址线传送24位地址,必须分两次传送,而且在存储器中必须要有地址锁存机制。(c)PC必须至少24位。指令器存器用来存放指令,所以应有32位。若仅用

5、来存放操作码,则至少应有8位。(书中第三章习题10)4南京大学计算机系多媒体技术研究所袁春风第一次作业解答(2)解释下列术语:答:(略)(3)考虑一个带有16位外部数据总线的32位处理器,时钟频率为50MHz,假定总线的最短周期是4个时钟周期,处理器最大数据传输率是多少?为了提高数据传输率,是采用32位外部数据总线好,还是加倍外部时钟频率好?还有其他什么好的措施?答:一次总线操作至少为:4x1/50M(秒),而一次总线操作只能传送16位数据,故处理器最大数据传输率为:2B/(4x1/50M)=25MB/秒。若采用3

6、2位…,则可提高到4B/(…)=50MB/s.若倍频,则可提高到2B/(4x1/100M)=50MB/s.两者相同。5南京大学计算机系多媒体技术研究所袁春风第一次作业解答(4)假设存储器系统采用50MHz时钟,存储器以每周期一个字的速率传输8个字的访问请求,以支持块长为8个字的Cache,每字4字节。对于读操作,访问顺序是1个周期接受地址,3个周期延迟,8个周期用于传输8个字。对于写操作,访问顺序是1个周期接受地址,2个周期延迟,8个周期用于传输8个字,3个周期恢复和写入纠错码。对于以下访问模式,求出该存储器的最大

7、带宽。①全部访问为读操作;②全部访问为写操作;③65%的访问为读操作,35%的访问为写操作。答:①8个字用1+3+8=12个周期,故8x4B/(12x1/50M)=133.3MB/s.②8个字用1+2+8+3=14个周期,故8x4B/(14x1/50M)=114.3MB/s.③故8x4B/((12x65%+14x35%)x1/50M)=126.0MB/s.6南京大学计算机系多媒体技术研究所袁春风第二次作业解答1.思考题:(书中第三章习题11)答:因为处理器产生16位地址,所以能够表达的地址个数最多为216。对于(a

8、)和(b),其最大寻址空间应该都为216。只是对于8位存储器,每次传送8位数据。而对于16位存储器,则每次可能传送8位或16位数据。(c)想要访问独立的I/O空间,则必须有专门的I/O指令,并在总线上区分I/O读写和主存读写命令。(d)如果输入/出指令给出的端口号是8位的话,则最多只能有28=256个I/O端口。如果说I/O端口是8位,而端口号是处理器产生的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。