欢迎来到天天文库
浏览记录
ID:11087695
大小:559.00 KB
页数:18页
时间:2018-07-09
《数字钟课程设计--数字时钟设计报告》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、课程设计课程名称数电课程设计题目名称数字时钟学生学院物理与光电工程学院专业班级电子科学与技术(1)班学号3110008603学生姓名张幼添指导教师朱燕秋2012年4月10日数字时钟设计报告目录1绪论11.1多功能数字钟的设计要求11.2设计目的及意义12数字钟基本原理与方案设计22.1设计方案原理构思22.2方案比较22.3设计主要原理及电路分析33Protues仿真调试113.1总体仿真图114PCB&元件......................................114.1PCB.......................
2、...........................114.2元件清单.............................................125遇到问题及解决方法136心得体会157参考文献及芯片资料161绪论1.1多功能数字钟的设计要求基本要求:1)由振荡器输出稳定的高频脉冲信号作为时间基准,经分频器输出标准的秒脉冲。2)秒计数器满60向分计数器进位,分计数器满60向小时计数器进位,小时计数器按“12翻1”规律计数,计数器经译码器送到显示器。3)计数出现误差可用校时电路进行校时、校分、校秒。扩展要求:1)具有可整点报时
3、与定时闹钟的功能。1.2设计目的及意义训练学生综合地运用所学的<模拟电子技术><数字电子技术>的基本知识,独立、完整地设计一定功能的电子电路,并培养设计软件应用仿真焊电路调试等综合能力,同时还可以让我们熟悉示波器信号发生器直流稳压源等仪器的应用。152数字钟基本原理与方案设计2.1设计方案原理构思该设计主要由以下几模块组成:电源模块、计数模块、译码驱动和显示模块、校时模块、整点报时模块。2.2方案比较电源模块:电源模块用于产生1Hz的时钟,产生1Hz时钟频率的方案主要有以下两个:a:采用555产生一定频率的时钟,然后通过适当分频得到1Hz的时钟
4、。b:采用晶振产生一个高频时钟,然后通过适当分频产生1Hz的时钟。由于555是通过RC振荡产生波形的,而电阻、电容本身就存在较大误差,再加上电阻对温度敏感,所以对外界的依赖太大,产生1HZ的脉冲的误差也是十分的大。而在通常工作条件下,普通的晶振频率绝对精度可达百万分之五十,并且普通晶振价格低廉,电路连接简单。因此,电源模块显然是选择采用晶振。计数模块:在价格的优势上我们选择74HC系列的芯片,而74系列的芯片有74HC160BCD十进制计数器、74HC1614位二进制计数器、74HC190BCD十进制加减计数器、74HC1914位二进制加减计数
5、器、74HC192同步清零BCD十进制加减计数器、74HC193同步清零4位加减二进制计数器。考虑到我们做的是时钟,BCD十进制计数器即可满足要求,再加上74HC190~193虽然一片有两个计数器,但是一片的价格比两片的160还要贵,因此我们选择74HC160作为计数芯片。译码驱动和显示模块:驱动模块采用7段译码器来驱动数码管,我们采用了74HC4511,因为74LS48和74LS47都是比较贵的用的也不是很普遍。采用数码管显示,可选择的有共阴、共阳数码管,因为74HC4511是高电平有效的,所以理所当然选择共阴数码管了。校时模块:校时的方式有
6、很多种,主要了解到的有:a.用六个按键分别对想要调时的计数器进行校时。15b.自动校时,按下相应按键后将1Hz的时钟输给相应的计数器,使之自动增加。上面两种的方案的电路设计都非常简单,但是稍微注意观察就可以注意到以上的校时方案存在着校时时间长和按键过多等缺点,第1种方案调时的按键太多需要六个,而对应的一个按键又只能调一个造成了体积庞大和按键的浪费,第二种方案校分时等待时间最长需要59秒,校时的时候最长需要11秒。显然这两种设计都不人性化。为了解决上诉方案中的不足,校时电路采用用一个按键控制74Hc160和74HC138选中相应数码管,并用另一个
7、按键对相应的数码管进行校时,这样每一位最多需要按9下按键即可完成校时,并且可以对每一位进行校时。这是其他校时方案无法比拟的。但需要说明的是此校时方案使得电路变得复杂。整点报时模块:整点报时主要有两种可行方案。a.观察整点报时的时候分和秒都同时为0,采用各种逻辑门电路判断分和时都同时为0的时候进行报时b.考虑到整点的时候会有一个脉冲给时个位的计数器,可采用单稳态触发器完成此功能。显然第一种方案虽然原理简单,但是实现的时候电路非常复杂,电路的复杂增加了电路的不稳定因素;第二中方案电路简单,可靠性强;显然采用单稳态触发器完成此功能。2.3设计主要原理
8、及电路分析时钟模块:时钟模块采用32.786KHz的晶振经过74HC406014次二分频分频得到2Hz的时钟频率,再经过一个74HC160进行二分频,
此文档下载收益归作者所有