简易数字频率计设计（cpld+vhdl)大学毕设论文.doc

《简易数字频率计设计（cpld+vhdl)大学毕设论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要采用自上向下的设计方法,设计了基于复杂可编程逻辑器件的数字频率计。以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示。用VHDL语言编程，由CPLD(ComplexProgrammableLogicDevice)完成各种时序控制及计数功能。该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点。 关键词可编程逻辑器件CPLD等精度测量法单片机VHDL 40AbstactWiththeadoptionofthetop-downdesignmethodandAT89C51SCMC(SingleChipMicoComputer)asth

2、emastercontrolcomponentofthesystem,thecircuittestsignalcontrolling,dataoperationprocessing,keyboardscanning,andnixietubedisplayaswellwerecompletedbythedigitalcymometer.ACPLDprogrammedbyVHDL,realizedvarioussequencecontrolandcountfunctions.Thesystemischaracterizedbyimpactstructure,highreliability,h

3、ighprecision,andwidefrequency-test-range. KeyWordsprogrammablelogiccomponentCPLDmeasuresmensurationsinglechipmicocomputerVHDL40目录摘要…………………………………………………………………………………….英文摘要……………………………………………………………………………….绪论…………………………………………………………………………………….Ⅰ第一章设计方案选择………………………………………………………………….11.1频率测量模块……………………………………………

4、…………………………11.2周期测量模块………………………………………………………………………31.3脉冲宽度测量模块…………………………………………………………………41.4占空比测量模块……………………………………………………………………41.5标准频率发生电路…………………………………………………………………41.6小信号处理部分……………………………………………………………………4第二章基本测量原理与理论误差分析……………………………………………….62.1等精度频率/周期测量技术………………………………………………………...62.2预置门时间信号与闸门时间信号……………………

5、……………………………72.3高精度恒误差周期测量法…………………………………………………………72.4脉冲宽度测量理论误差分析………………………………………………………72.5周期脉冲信号占空比测量误差分析………………………………………………7第三章方案的实现…………………………………………………………………….93.1稳压电源设计………………………………………………………………………93.2测量控制电路………………………………………………………………………93.3输入信号处理部分………………………………………………………………..103.4小信号处理部分………………………………………

6、…………………………..10403.5标准频率方波发生电路…………………………………………………………..103.6显示器电路………………………………………………………………………..113.7实际数字测量部分………………………………………………………………..14第四章单片机控制与运算程序的设计……………………………………………...184.1主流程图…………………………………………………………………………..184.2VHDL源程序………………………………………………………………………19第五章结束语………………………………………………………………………...25致谢……………………

7、……………………………………………………………….26参考文献……………………………………………………………………………….2740绪论数字频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简