电子综合设计多功能抢答器大学毕设论文.doc

《电子综合设计多功能抢答器大学毕设论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、电子综合设计基于FPGA的四路智能抢答器目录1．设计目的2．抢答器的特点3．设计的内容要求4．系统硬件原理图5．软件流程图6．系统电路图7．系统各模块设计分析8．原程序代码9．设计感想10．参考文献11．附录一、设计目的：通过本次电子综合设计，掌握了数字电路系统的设计方法，进一步学会了如何使用数字电路实现现实的电路系统；学会了如何运用硬件描述语言VHDL驱动数字硬件电路的工作，实现软硬件连调，以达到软硬件协同工作的目的；加强自主动手制作硬件以及编程实现所需现实功能的能力；二、抢答器的特点抢答器是为智力竞赛参赛者

2、答题时进行抢答而设计的一种优先判决器电路，广泛应用于各种知识竞赛、文娱活动等场合。在各类竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一名选手先答题，必须要有一个系统来完成这个任务。抢答过程中，只靠人的视觉是很难判断出哪组先答题。利用FPGA数字电路来设计抢答器，则可轻松解决这个问题。够实现抢答器功能的方式有多种，可以采用模拟电路、数字电路或模拟与数字电路相结合的方式。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辨认出选手号码。现在大多数抢答器均使用数字集成电路，并增加了许多

3、新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示功能。像这类抢答器，制作过程简单，准确性与可靠性高，而且安装维护简单。随着电子技术的发展，现在的抢答器功能越来越强，可靠性和准确性也越来越高。三、设计的内容要求：1.设计一个智力抢答系统，可同时四名选手参加比赛，对应四个抢答按钮。2.设置主持人控制键，包括开始、复位、加分、减分键。3.倒计时系统，当主持人按开始键后，进行10s的倒计时抢答时间并在后5s开始蜂鸣报警，若无人抢答，开始下一题；若有选手抢答，该选手对应的指示灯熄灭，并进行30s的答题倒计时，并

4、在后5s开始蜂鸣报警，由主持人加减选手的分，并开始下一题。4.若违规操作，减一分。四、系统硬件原理图FPGAEP2C8Q208C8N按键LED灯LED数码管蜂鸣器本次设计中使用了LB1板子上的资源有：四个按键，4个led灯，6个数码管，蜂鸣器，芯片138，芯片244.五、软件流程图开始初始状态（数码管显示各组分数，LED灯熄，数码管显示时间0）各组按键抢答抢答到or违规抢答到按下start键10s倒计时，最后5s蜂鸣报警每组对应的LED灯点熄，开始30s倒计时，最后5s蜂鸣器发声，其他各组按键无效违规在star

5、t键按下之前抢答回答是否正确对应的组得分减一分回答错误对应组的LED灯亮对应的组得分加一分回答正确是否有组抢答有组抢答无组抢答按下start键进入下一轮抢答结束流程说明：首先，下载程序后显示开机动画；当打开运行开关后，显示主界面，通过配置开关来控制LCD的分页。LCD液晶屏主要显示五个分页，包括开机动画、组员和老师介绍、问题提问、分数显示及胜利选手恭喜界面。而抢答器的控制流程具体如下，首先在开始时clear和start按键置低，准备比赛开始；选择题目，四组选手通过四个按键进行抢答。抢答前有3秒准备时间，时间结束

6、后开始抢答，否则视为犯规，自动扣一分；且抢答犯规者的LED灯闪亮，抢到者的LED灯常亮。选手抢到后，有8秒的回答时间，通过小键盘输入选择答案，由裁判主持人进行答案的判断和加减分控制；如8秒结束后选手为作答，则自动扣一分，并显示出正确答案。每轮问题结束后，自动统计每组选手和分数。Clear按键按下，重新开始下一轮提问，start按键按下，开始抢答。当比赛结束后，开关控制显示最高分者为胜出，有胜出界面，同时播放语音恭喜音乐。六、系统电路图：七、系统各模块设计分析：1.分频模块该模块对50MHZ的时钟分频，给其他模块

7、提供相应的参考时钟，2.去抖模块由于机械按键会产生抖动，而抖动的上下沿在数字系统中比较敏感，容易产生毛刺甚至使系统产生无法预料的结果。所以必须进行按键去抖。仿真波形：3.控制模块仿真波形：4.延迟模块仿真波形：5.蜂鸣器该模块实现蜂鸣器报警提醒功能。仿真波形：6.显示模块该模块为显示LED显示模块。通过动态扫描同时显示几位LED。其中输出led_a—led_g及dp段选，led_wei[5..0]为位选码，控制焊接的4个数码管来显示各组的分数，另外2个显示时间仿真波形：八、原程序代码：1.分频模块：librar

8、yieee;useIEEE.STD_LOGIC_1164.ALL;ENTITYCLOCKISPORT(CLK_50MHz:INSTD_LOGIC;CLK_1MHZ:OUTSTD_LOGIC;CLK_2KHZ:OUTSTD_LOGIC;CLK_1KHZ:OUTSTD_LOGIC;CLK_100HZ:OUTSTD_LOGIC;CLK_5HZ:OUTSTD_LOGIC;CLK_1HZ:OUT