欢迎来到天天文库
浏览记录
ID:10942725
大小:364.00 KB
页数:15页
时间:2018-07-09
《数电课设具有时间校正功能的电子钟》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、沈阳航空航天大学目录一.概述1二.方案论证31.脉冲产生电路32.校准电路4三.电路设计41.时钟信号产生电路42.时、分、秒计数电路以及清零信号产生电路53.校准电路64.显示电路65.报时电路76.总电路图77.元件清单8四.性能的测试81.电子钟仿真结果82.电路整体性能测试9五.结论10六.性价比10七.课设体会及合理化建议101.合理化建议102.课设体会10参考文献11附录I总电路图12附录II元器件清单13沈阳航空航天大学一.概述数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
2、由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。系统图如下图1.图 1 系统原理图时钟信号产生电路:时钟信号产生电路是由用555组成的脉冲产生电路和分频器电路组成的。脉冲产生电路给分频器电路提供一个频率稳定准确方波信号,可保证分频器电路得到的信号准确及稳定。时、分、秒计数电路以及清零信号产生电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60
3、进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器,到24时清零。校准电路:14沈阳航空航天大学首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。显示电路:译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译,变成相应的数字。若将“秒”、“分”、“时”计
4、数器的每位输出分别接到相应显现器的输入端,便可进行不同数字的显示。整点报时系统:其功能是在每一个整点前十秒用指示灯闪烁十次,同时蜂鸣器响十次提示整点的到来。二.方案论证1.脉冲产生电路方案一:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图2石英晶体振荡器图方案二:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。14沈阳航空航
5、天大学图3 555与RC组成的多谐振荡器图石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7~2KΩ之间;对于CMOS门则常在10~100MΩ之间。用555组成的脉冲产生电路:能产生频率为1hz的信号,而且价格比较便宜。综上分析,选择方案二,石英晶体振荡电路能够作为最稳定的信号源。2.校准电路方案一:。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波
6、信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。方案二:校准电路由基本RS触发器和“与”门组成,基本RS触发器的功能是产生单脉冲,主要作用是起防抖动作用。未拨动开关K时,“与非”门G2的一个输入端接地,基本RS触发器处于“1”状态,这是数字钟正常工作,“分”进位脉冲能进入“分”计数器。拨动开关K时,“与非”门G1的一个输入端接地,于是基本RS
7、触发器转为“0”状态。秒状态可以直接进入“分”计数器,而“分”进位脉冲被阻止进入,因而能较快地校准分计数器的计数值。校准后,将校正开关恢复原位,数字钟继续进行正常计时工作。14沈阳航空航天大学通过比较可知,两方案均有防抖动的措施,稳定性较好,方案一和方案二相比,方案二防抖动措施更好,更完备,但电路也更为复杂,成本也更高,通过比较选择方案一,既能实现防抖动功能,做出事物也更经济一些。三.电路设计1.时钟信号产生电路时钟信号电路主要用555与RC组成的信号产生电路和74ls160分频电路,能够产生稳定的频
8、率的信号,以保证计时准确。产生信号电路图如图4。图4555与RC组成的多谐振荡器图分频电路能使信号的频率为1HZ,以保证得到准确的计时。分频电路如下图。图5分频电路图14沈阳航空航天大学2.时、分、秒计数电路以及清零信号产生电路为了接成六十进制计数器,首先将两片74LS160接成百进制计数器,然后将电路的59状态译码产生LD’=0的信号,同时加到两片74LS160上,在下一个计数脉冲(第60个输入脉冲)到达时,将0000同时置入两片74LS160中,从而
此文档下载收益归作者所有