电容及端接器件使用

电容及端接器件使用

ID:10883233

大小:370.00 KB

页数:6页

时间:2018-07-08

电容及端接器件使用_第1页
电容及端接器件使用_第2页
电容及端接器件使用_第3页
电容及端接器件使用_第4页
电容及端接器件使用_第5页
资源描述:

《电容及端接器件使用》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、(5)二极管:二极管是最简单的半导体器件。结合它们独特的个性,一些二极管可以解决或者改善有关EMI的问题。表二总结了二极管的类型。(5.1)二极管部分应用:许多电路带有感抗,开关电流在感抗系统中会产生瞬时干扰,二极管就是抑制这种干扰(例如瞬变电压)最有效的器件。下面举例说明。在图8中,控制终端开/关螺旋线圈,从螺旋线圈上引起的瞬变电压将耦合和辐射到电路其他地方。二极管D1就是用来箝位这种瞬变电压的。在图9中的二极管配置是为了抑制从高压开关那边来的瞬变电压。图10表示了典型的变压和整形配置电路,D2是肖特基或齐纳二极管,用来抑制整形后的电压瞬变。在电机控制电

2、路中,当电机运转时,有刷和无刷电机都可以产生轻触噪音和整流噪音,这时候就需要抑制二极管来减小这种噪音,为了更有效的减少这种噪音,二极管应当尽可能的放在靠近电机接触点的地方。在电源入口电路处,需要一个TVS管或者高压变阻器来抑制电压瞬变。在信号接口电路处存在的一个EMI问题是ESD,屏蔽电缆线可以用来防护这种ESD,也可以用TVS或者变阻器用来保护信号线。(6)集成电路:现代数字集成电路多数是基于CMOS技术基础上制造。CMOS器件的静态功耗比较低,但是快速开关CMOS器件需要从电源处有更多的瞬变功率分配。一个高速CMOS器件对电源的动态要求可能会超过一个类

3、似的Bipolar器件(TTL)。因此在这些器件旁边需要使用去耦电容来减少对电源的瞬态需要。(6.1)集成电路的封装:现在,哪里有许多类型的集成电路封装。和分离器件一样,集成电路的引线越短,EMI问题就越少。所以表面贴的集成电路是EMC设计更佳的选择,因为它的低的封装寄生效应和小的回路面积。更近一步的提高是在PCB上直接使用芯片邦定的方法。IC管脚的排列方法也会影响EMC的效能。将IC的电源供给线放在IC封装的中央,可以获得从die(芯片核)到封装管脚最短的引线长度,也就具有更低的引线感应系数,接近的VCC和GND管脚可以使去耦电容更容易布局和作用更明显(

4、因为更小的回路面积)。在集成电路中和PCB上或者整个系统中,时钟电路是影响EMC效能的主要因素之一。许多从IC而来的干扰都和时钟频率或者它的谐波分量有关。这就需要更好的电路设计和PCBlayout技术应用在系统时钟设计中来减小这些干扰。良好的接地,充足的去耦电容和旁路电容都可以减小这些辐射。在CLOCK的分配上使用高阻抗的缓冲也可以减小从时钟信号哪里来的反射和噪音干扰。对于组合逻辑电路,时钟抖动,电力线谐波可能会在使用不同种类的逻辑器件时产生,例如CMOS和TTL,这主要时因为它们有不同的开关门限。为了避免这种问题,最好使用同类逻辑器件。现在多数设计者选择

5、CMOS器件时因为它们有一个很高的干扰极限。由于使用CMOS技术制造,CMOS逻辑器件是和微控制器接口的首选逻辑器件。一个重要的概念是使用CMOS器件时,输入脚位在不使用的时候应当接地或者接到电源,因为在MCU电路中,噪音干扰也许会使这些没有使用的输入端口变得无规律的变化,有可能使MCU执行不该执行的代码。(6.2)电压调节器:对于典型的调节电路,在调节器的输出近端(尽可能靠近调节器)应该有适当的去耦电容,因为在输出和负载之间的距离会在导线上产生一个感应效应,从而使调节器产生内部振荡。典型的,在调节器的输入/输出端各放置一个0.1UF的去耦电来防止可能产生

6、的内部振荡及滤除掉高频干扰。另外,还应当各放置一个大的旁路电容来减小输出纹波,电容的大小使10UF/A(安培)。如图11所示。(7)线路终端(匹配法):当一个电路工作在高速模式时,源端和终端的阻抗匹配非常重要。因为假如阻抗不匹配,可能会引起信号的反射和振荡。这种额外产生的RF信号会辐射或者耦合到电路的其他部分,产生EMI的问题。终端负载会减少这种我们不希望的影响。终端负载通过匹配源端和终端的阻抗来减小信号的反射和振荡,也可以减缓快速信号的上升/下降沿。这里有几种终端匹配的方法,每一种都有它的优缺点,表3列举了所有的方法。(7.1)串联端接匹配/源端:如图1

7、2表示了串联源端匹配的方法,加上源端电阻Rs是为了实现源端Zs和传输线特性阻抗Z0之间的匹配。它也可以吸收从负载反射回路的干扰。Rs应当尽可能的靠近源端放置,Rs取值为:Rs=(Z0-Zs);Rs一般取值在15~75欧姆之间。(译者注:许多电路里面串联着33欧姆的电阻,其实主要是为了实现阻抗匹配,而不是限流)。(7.2)并联端接匹配:图13表示了一个并联端接匹配方法。加上并联端接电阻Rp是为了等效电阻Rp

8、

9、ZL(并联电阻值)和Z0相匹配。但是这个方法并不适合手持设备或产品,因为Rp的电阻值小(典型值是50欧姆),会消耗大的电流,需要设备提供更大的电流(1

10、00mA,@5V,50欧姆)。这种方法也加入了一个延时,延时大小为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。