如何设计才能充分利用lvds的上风

《如何设计才能充分利用lvds的上风》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、如何设计才能充分利用LVDS的上风？　　低压差分信号(LVDS)是一种低压、差分信号传输方案，主要用于高速数据传输。根据ANSI/TIA/EIA-644规范中的定义，它是一种最为常见的差分接口。这种标准只对适合于LVDS应用的驱动器和接收机电气特性进行了规定。因此，它只是一种电气标准，常被一些更高级的协议标准当作其接口或物理层。　　在高速模拟数字转换器(ADC)中使用该传输方案可在保持转换器高性能的同时实现高速数据输出。独立ADC必须能够驱动以PCB走线形式存在的容性负载、以及接收电路的输进逻辑。此处，ADC输出级的一个单端

2、驱动器会导致大量瞬态开关噪声，这些噪声是由大电流晶体管的开和关造成的。这些瞬态会耦合回ADC的模拟前端，从而对其性能产生不利影响。　　然而，LVDS驱动器级需要在一个始终开启的3.5mA(典型值)电流源环境中运行(请参见图1)。通过差分对导体以不同方向重新分配电流，便可形成总线上的逻辑1和0。这种消除开关噪声和EMI的“始终开启”特性正是降低ADC性能的主要原因。　　图1：LVDS驱动器和接收器。(电流型驱动差分接收器)　　由于专为点对点信号传输而设计，LVDS使用的是一种简单的端接方案。安装在接收器输进真个单个100欧姆电

3、阻端接差分对，从而消除了反射。　　由于高阻抗接器输进，驱动器电流源的全部电流流经端接电阻，从而产生了一个350mV额定值的低、差分总线电压。该电压在1.2V共模电位左右摆动，其为典型驱动器输出失调电压(请参见图2)。　　图2：LVDS总线电压电平。　　相比单端方案，差分信号传输还有另一个LVDS好处，由于它不易受到共模噪声的影响，并且产生更少的电磁干扰(EMI)。　　由于接收器只响应差分电压，因此同邻近的信号线耦合的噪声被接收器视作共模调制，从而被拒尽接收。另外，由于两个差分对导体传导电流相等但极性相反，因此它们的磁场基本互

4、相抵消，从而实现EMI最小化。　　根据数据速率的不同，标准LVDSIC可以驱动长达10米的间隔。然而，不应强制高性能ADC驱动这一间隔。取而代之的是，建议使用两英寸以内的较短的输出线，以防止邻近电路的噪声耦合到ADC输出端，由于其可能会反馈耦合至ADC模拟输进端。　　尽管低功耗、低EMI和高噪声抗扰度使得LVDS成为高速数据转换器的接口选择，但是必须运用精心的布线技术，以避免阻抗不连续和信号时延差，否则就抵消了上述LVDS的好处。（德州仪器）