南桥芯片的工作原理

南桥芯片的工作原理

ID:10738283

大小:38.00 KB

页数:5页

时间:2018-07-08

南桥芯片的工作原理_第1页
南桥芯片的工作原理_第2页
南桥芯片的工作原理_第3页
南桥芯片的工作原理_第4页
南桥芯片的工作原理_第5页
资源描述:

《南桥芯片的工作原理》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、南北桥主板芯片组(chipsets)(pciset):分为南桥SB和北桥NB北桥一般都有散热片的,离CPU不远南桥一般都没有散热片,很好找南北桥的位置是不固定的,看主板厂家南桥(主外):即系统I/O芯片(SI/O):主要管理中低速外部设备;集成了中断控制器、DMA控制器。功能如下:1)PCI、ISA与IDE之间的通道。2)PS/2鼠标控制。(间接属南桥管理,直接属I/O管理)3)KB控制(keyboard)。(键盘)4)USB控制。(通用串行总线)5)SYSTEMCLOCK系统时钟控制。6)I/O芯片控制。7)ISA总线。8)IRQ控制。(中断请求)9)DMA控制。(直接存取)10

2、)RTC控制。11)IDE的控制。南桥的连接:ISA—PCICPU—外设之间的桥梁内存—外存北桥(主内):系统控制芯片,主要负责CPU与内存、CPU与AGP之间的通信。掌控项目多为高速设备,如:CPU、HostBus。后期北桥集成了内存控制器、Cache高速控制器;功能如下:①CPU与内存之间的交流。②Cache控制。③AGP控制(图形加速端口)④PCI总线的控制。⑤CPU与外设之间的交流。⑥支持内存的种类及最大容量的控制。(标示出主板的档次)南桥芯片(SouthBridge)是主板芯片组的重要组成部分,一般位于主板上离CPU插槽较远的下方,PCI插槽的附近,这种布局是考虑到它所连

3、接的I/O总线较多,离处理器远一点有利于布线。相对于北桥芯片来说,其数据处理量并不算大,所以南桥芯片一般都没有覆盖散热片。南桥芯片不与处理器直接相连,而是通过一定的方式(不同厂商各种芯片组有所不同,例如英特尔的英特尔HubArchitecture以及SIS的Multi-Threaded“妙渠”)与北桥芯片相连。南桥芯片负责I/O总线之间的通信,如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等,北桥负责CPU和内存、显卡之间的数据交换,南桥负责CPU和PCI总线以及外部设备的数据交换。南北桥结构是历史悠久而且相当流行的主板芯片组架

4、构。采用南北桥结构的主板上都有两个面积比较大的芯片,靠近CPU的为北桥芯片,主要负责控制AGP显卡、内存与CPU之间的数据交换;靠近PCI槽的为南桥芯片,主要负责软驱、硬盘、键盘以及附加卡的数据交换。传统的南北桥架构是通过PCI总线来连接的,常用的PCI总线是33.3MHz工作频率,32bit传输位宽,所以理论最高数据传输率仅为133MB/s。由于PCI总线的共享性,当子系统及其它周边设备传输速率不断提高以后,主板南北桥之间偏低的数据传输率就逐渐成为影响系统整体性能发挥的瓶颈。因此,从英特尔i810开始,芯片组厂商都开始寻求一种能够提高南北桥连接带宽的解决方案。Intel:AHA加

5、速中心架构英特尔的加速中心架构(AcceleratedHubArchitecture,缩写AHA)首次出现在它的著名整合芯片组i810中。在i810芯片组中,英特尔一改过去经典的南北桥构架,采用了新的加速中心构架。加速中心架构由相当于传统北桥芯片的GMCH(Graphics&MemoryControllerHub,图形/存储器控制中心)和相当于传统南桥芯片的ICH(I/OControllerHub,I/O控制中心),以及新增的FWH(FirmwareHub,固件控制器,相当于传统体系结构中的BIOSROM)共3块芯片构成。在这种新的加速中心架构中,两块芯片不是通过PCI总线进行连接

6、,而是利用能提供两倍于PCI总线带宽的专用总线。这样,每种设备包括PCI总线都可以与CPU直接通讯,Intel810芯片组中的内存控制器和图形控制器也可以使用一条8bit的133MHz“2×模式”总线,使得数据带宽达到266MB/s,它的后续芯片组i8xx也大多采用这种架构。这种体系其实跟南北桥架构相差不大,它主要是把PCI控制部分从北桥中剥离出来(北桥成为GMCH),由ICH负责PCI以及其它以前南桥负责的功能,而ICH也采用了加速中心架构,在图形卡和内存与整合的AC’97控制器、IDE控制器、双USB端口和PCI附加卡之间建立一个直接的连接。由于英特尔中心架构提供了每秒266M

7、B的PCI带宽,这使得I/O控制器和内存控制器之间可以传输更多更丰富的信息;再加上优化了仲裁规则,系统可以同时进行更多的线程,从而实现了较为明显的性能提升。在GMCH与ICH之间的传输速率则达到了8位133MHzDDR(等效于266MHz,266MB/s),它使得PCI总线、USB总线以及IDE通道与系统内存和处理器之间的带宽有较大的增进。当然,由于两个Hub之间只有一个通道,所以一个时间内只能有一个设备传输数据,这些设备还包括了PCI总线上的设备,而PCI总线上的设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。