可编程器件实现卷积编码和译码的初步实现论文大学毕设论文.doc

《可编程器件实现卷积编码和译码的初步实现论文大学毕设论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、上海理工大学毕业设计（论文）目录第一章绪论11.1卷积码及卷积编码技术的应用11.1.1卷积码概述11.1.2卷积码技术的应用21.2可编程器件概述21.2.1FPGA概述31.2.2FPGA设计51.2.3FPGA技术的发展趋势5第二章卷积码的编码研究72.1卷积编码的基本原理72.2卷积码的生成矩阵82.3卷积编码的FPGA实现92.3.1MAX+PLUSSII应用简介92.3.2基于MAX+PLUSSII平台实现卷积码编码11第三章卷积码的译码研究173.1卷积译码的基本方法173.1.1码树173.1.2状态图183.1.3网格图183.2Viterb

2、i译码算法193.2.1最大似然算法原理193.2.2Viterbi译码基本原理203.3卷积码的Viterbi译码FPGA实现2230第四章研究小结与心得体会314.1分析小结314.2收获体会31参考文献3231上海理工大学毕业设计（论文）第一章绪论1.1卷积码及卷积编码技术的应用卷积码又称连环码，它是麻省理工学院的P.Elias于1955年发明的一种非分组码，它和分组码有着明显的区别。在同等码率和相似的纠错能力下，卷积码的实现往往要比分组码简单，但卷积码没有分组码那样严密的数学分析手段，目前大多是通过计算机进行好码的搜索，卷积码主要应用于前向纠错FEC数

3、据通信系统中。1.1.1卷积码概述对输入的码元序列编成长度为k的段，每段附上r(r=n-k)个监督位,此监督位仅与本组的k个信息位有关，而与其他码组无关，也就是说各个码组间是没有约束关系的，即监督码只监督本码组中的码元有没有错码，解码时也是分组进行解码，这样的码制我们称之为分组码，n在这里代表的是码组长度。而卷积码不同，在任何一段规定时间内编码器产生的n个码元，不仅取决于这段时间中的k个信息码元，而且还取决于前N-1(m)段规定时间内的信息码元，所以监督位监督着这N段时间内的信息。换句话说，各个码内的监督元不仅对本子码有监督作用，而且对前面m个子码内的信息元也

4、是有监督作用的。一般来说，卷积码的结构是：“信息元，监督元，信息元，监督元…”。可以用（n,k,m）表示卷积码，k，n通常是比较小的整数，m称为编码记忆（或编码存储），它反映了输入的信息元在编码器中需要存储的时间长短；N称为卷积码的约束度，它是相互约束的子码的个数；N*n称为约束长度，它表明约束的二进制码元的个数。用下图1-1-1来说明卷积码编码器的一般结构:图1-1-1卷积编码器结构31上海理工大学毕业设计（论文）它包括:一个由N段组成的输入移位寄存器，每段有k级，共Nk位寄存器;一组n个模2和加法器;一个由n级组成的输出移位寄存器。对应于每段k个比特的输入

5、序列，输出n个比特。由图可知，n个输出比特不但与当前的k个输入比特有关，而且与以前的(N-1)k个输入比特有关。整个编码过程可以看成是输入信息序列与由移位寄存器模2和连接方式所决定的另一个序列的卷积，故称为卷积码。1.1.2卷积码技术的应用在数字通信卫星中，卷积码的性能要优于分组码，因而能够得到广泛的应用，卷积码的维特比译码在译码约束度较小，一般在N<10的情况下计算速度快，效率高，译码器也较简单，随着微电子技术的发展和PLD技术的普遍使用，在软件开发工具的帮助下，维特比译码器由硬件来实现已成为可能。同时在数字通信过程中，降低误码率，提高通信质量是很关键的问题

6、，卫星通信是远距离传送数据，需要很高的能量来降低各方面的干扰，而卫星体积是受限的，功率很难达到理想的状况，采用卷积码维特比译码可以降低误码率，实现强大的纠错能力，突破卫星信道功率受限的弱点，改善通信效率。另外，卷积码在码分多址(CDMA)和数字蜂窝移动个人通信网(PCN)中也有广泛的应用。在PCN中,IS95标准[1]建议对信息传输的差错控制采用大约束度(K=9)卷积编码和最大似然的Viterbi译码方案,而满足IS95标准的Viterbi译码器至今没有面市。研究用现场可编程门阵列(FPGA)来实现K=9的差错控制器的问题是重中之重。因为,一旦用FPGA研制成

7、功,就可进行低功耗超大规模电路集成(VLSI)，制成高性能单片差错控制器，应用于PCN；另一方面，VLSI方案具有高得多的处理速率，适用于更为广泛的数字通信场合。基于FPGA的卷积码译码器是充分利用了FPGA的资源丰富的特点，设计特定的模块使的幸存路径的选择更加快捷和有效。1.2可编程器件概述可编程器件PLD（ProgramableLogicDevice)是80年代发展起来的新型器件，PLD是一种由用户根据自己的需要来设计逻辑功能并对此器件进行编程后实现的。数字电路的集成电路通常是标准的小规模、中规模、大规模的器件，而这些器件的逻辑功能是出厂时已经由厂商设计好

8、了，用户只能根据其提供的功能及管脚进行