基于vhdl的fir滤波器设计

《基于vhdl的fir滤波器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、本科毕业设计基于VHDL的FIR滤波器设计学院名称工程学院专业名称电子信息工程论文提交日期2012年5月14日论文答辩日期2012年5月19日摘要常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。有限长冲击响应（FIR）滤波器，由于FIR系统只有零点、系统稳定，便于实现FFT（快速傅里叶变换）算法、运算速度快、线性相位的特性和设计更为灵活等突出优点而在工程实际中获得广泛应用，属于数字信号处理的基本模块之一。

2、本论文对基于FPGA的FIR数字滤波器实现进行了研究，所做的主要工作如下：1．介绍了FIR数字滤波器的基本理论和FPGA的基本概况，以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。2．以FIR数字滤波器的基本理论为依据，使用分布式算法为滤波器的硬件实现算法，并对其进行了详细的讨论。3．设计出一个16阶低通线性相位FIR滤波器实例。设计使用VHDL语言通过QuartusII软件进行仿真。关键词：FIR滤波器FPGAQuartusIIMatlabVHDLTheDesignofFIRFilter

3、baseonVHDL(CollegeofEngineering,SouthChinaAgriculturalUniversity,Guangzhou510642,China)Abstract:Commonreal-timedigitalsignalprocessingdeviceshaveprogrammabledigitalsignalprocessing(DSP)chip(suchasADseries,TIseries),application-specificintegratedcircuit(A

4、SIC),fieldprogrammablegatesarray(FPGA),etc.Limitedlongshockresponse(FIRfilter,becauseFIRsystemonlyzero,thesystemisstable,easytorealizeFFT(fastFouriertransform)algorithm,quickspeed,linearphasecharacteristicanddesignmoreflexiblesuchprominentadvantagesandin

5、engineeringpracticebeingwidelyapplieddigitalsignalprocessing,belongtooneofthebasicmodules.ThispaperbasedonFPGArealizingtheFIRdigitalfiltersisstudied,themainworkdoneasfollows:1.IntroducedthebasictheoryofFIRdigitalfilterswithFPGA,andthebasicsituationofFPGA

6、designprocess,thedesignguidingprincipleandcommondesignguidingideologyandskill.2.WiththebasictheoryofFIRdigitalfilters,byusingdistributedalgorithmbasedonthehardwareimplementationalgorithmforfilter,anditsarediscussedindetail.3.Designa17orderlow-passlinearp

7、haseFIRfilterexamples.DesignusesVHDLlanguagethroughsimulationQuartusIIsoftware,andthesimulationresultsandMatlabsimulationresultsarecomparedandanalyzed.Keywords：FIRfilterFPGAQuartusIIDistributedArithmeticMatlabVHDL目录1　前言11.1　课题背景及意义11.2　课题主要研究内容21.3　FPGA介

8、绍21.4　工作平台介绍31.4.1MATLAB31.4.2QuartusII32　FIR滤波器原理42.1　FIR滤波器概念42.2FIR滤波器特点42.3FIR滤波器工作原理43　方案分析及计算63.1FIR滤波器方案设计63.1.1分布式73.1.2直接型73.2FIR滤波器结构73.3基于Matlab的FIR滤波器系数计算84　基于VHDL的FIR滤波器的设计及仿真实现124.1寄存器模块124.2加法器模块134.3减法器模块15