bt8510在v5接口测试仪中的应用

《bt8510在v5接口测试仪中的应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、Bt8510在V5接口测试仪中的应用

2、第1摘要：介绍V5接口测试的原理和V5测试仪对信号硬件接口的要求，详细讲述了Bt8510通信集成芯片在V5接口测试仪中的应用。关键词：V5接口协议测试E1/CEPT信号C通路LAPDV5接口规定了本地交换机（LE）和接入网（AN）之间的电气、物理、规程及协议要求，包括V501和V5.2接口。它是一个在接入网中适用范围广、标准化程度高的新型数字接口，对于设备的开发应用、各种业务的发展和网络的更新起着重要作用。随着V5接口协议的产品化，基于V5的交换机和接入网设备大量涌现。因此，对于接口的功能测试显

3、得尤为重要。另一方面，使用过程中产生的故障也可以由测试系统来定位。本文主要介绍了用于V5接口协议测试仪中的关键芯片之一Bt8510，利用它可以实现E1和ISDN的基本速率为2048kbi/s信号的成帧、控制和监视功能，兼容现行的E1标准，以满足V5测试仪对信号硬件接口的要求。１测试方法及硬件要求V5接口的测试原理有三种：测试仪模拟AN侧测试对端LE侧的V5功能；测试仪模拟ＬＥ侧测试对端AN侧的V5功能；测试仪作为监视设备高阻跨接在LE和AN之间的线路上的工作，监听ＬＥ和AN之间传递的信息帧和分析二者的工作状况。不管采用哪种测试方法，

4、都需要测试仪有符合V5协议规程的硬件接口，这也是对测试仪的最基本要求。现以V5.1协议规程为例说明，由于V5.1接口由在ITU-TG.703和G.704/706中规定的2048kbit/s的单个链路构成，这就需要一种电路，它必须可以处理符合ITU－TG.703（脉冲模型）、G.704(PCM-30)和G.706(CRC-4)等建议规定的电气、物理、规程等特性的2048kbit/s链路信号。Brooktree公司生产的Bt8510芯片正是这样一款高集成度的E1/CEPT信号控制器。它可以实现E1和ISDN的基本速率为2048kbit/

5、s信号的成帧、控制和监视功能，兼容现行的E1标准如ITU-T建议G.703、G.704、G.706和G.732，可以很好地满足上述V5测试仪对信号硬件接口的要求。２Bt8510芯片Bt8510结构框图见图１。主要由微处理器接口、发送器、接收器、滑动缓冲区、LAPD控制器五部分组成。2.1微处理器接口Bt8510提供一系列８位寄存器（包括控制寄存器、状态寄存器、计错寄存器和缓冲寄存器），用于控制Bt8510以及错误和报警监测、数据监测监视等。它具有8bit并行微处理器接口，允许微处理器直接访问其内部寄存器。当Bt8510与微处理器

6、相连时，可以看作一个静态RAM。微处理器在对Bt8510读写时通过硬件地址线逻辑信号将Bt8510的RAMEN引脚电平置“0”或“1”，直接读写控制寄存器和状态寄存器，间接读写256字节的缓冲寄存器。Bt8510的寄存器可分为三类：控制寄存器、状态寄存器、缓冲寄存器。控制和状态寄存器地址为0x00～0x1F（RAMEN=“0”），缓冲寄存器地址为0x00～0xFF（RAMEN=“1”）。Bt8510通过管脚INT向微处理器提供中断信号，中断控制寄存器CR09用于配置中断源，中断方式为电平触发方式。中断源可以是：LAPD中断、复帧结

7、束信号、帧失步（OOF）信号、错误计数器溢出等。具体是哪一类中断，可通过读取中断状态寄存器SR13来确定。2.2发送器发送器部分由下列子块构成：DSO环回及空闲码插入块；帧定位及CRC-4码插入块；HDB3编码块；差分发送线路驱动器。待发送的码流及时钟送至XPCMI和XCKI，然后在微处理器的控制下完成PCM空闲码、净荷环回和TS16的插入。复合串行数据进行HDB3编码后执行零码的插入，并且由单极性码转化成双极性码。最后，发送线路驱动器通过外部变压器和电阻组成的发送电路，将信号发送到物理层的E1线路。发送器电路利用XSYNCI信号保

8、持与发送的输入数据同步，该同步信号可作为发送信号的复帧参考信号。2.3接收器接收器分为三部分分别为模拟接收器、时钟提取电路、HDB3解码及帧控制器。其中，帧控制器用于提取同步信号和检测报警、错误。接收的双极性码流可通过外部线路接口芯片或内部模拟接收器及时钟提取电路提供，时钟提取电路主要由数字锁相环DPLL构成。模拟接收器使用自适应判决电平，允许达15dB的电缆损耗。接收到的串行码流由帧控制器检查是否包含建议G.704规定的帧定位信号FAS、G.732规定的随路信号（CAS）复帧以及G.706规定的CRC-4复帧。接收器可有选择地提

9、供内部定时和数据提取，提取后的单极性码信号和时钟信号分别在RPCMO、RCKO脚输出，而帧同步信号在RSYNCO输出。2.4滑动缓冲区接收部分有２帧PCM滑动缓冲区。该滑动缓冲区允许接收数据与主系统定时同步。缓冲区中的２个存储单位交替