基于fpga的新型谐波分析仪的设计

基于fpga的新型谐波分析仪的设计

ID:10450502

大小:57.50 KB

页数:6页

时间:2018-07-06

基于fpga的新型谐波分析仪的设计_第1页
基于fpga的新型谐波分析仪的设计_第2页
基于fpga的新型谐波分析仪的设计_第3页
基于fpga的新型谐波分析仪的设计_第4页
基于fpga的新型谐波分析仪的设计_第5页
资源描述:

《基于fpga的新型谐波分析仪的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于FPGA的新型谐波分析仪的设计.freela的电流信号,输入的0~15a电流信号线性变换5ma的电流信号,并对信号进行相位补偿;a/d采样单元对从ct/pt变送单元输出的模拟信号每周波采样256点,精确变换成14位的数字量;fft运算处理单元负责处理a/d采样单元输出的数字量,进行256点fft变换运算;显示单元负责显示系统的全部显示;网络接口单元负责提供网络通信的硬件实现电路;控制单元负责系统各个单元的控制,如控制a/d采样单元的采样频率和采样的启动及停止、pll电路的输出频率计算、键盘输入的响应、网络通信的软件实现、fft运算处理单元的控制和数据传输等。图3从该系

2、统结构可见,其fft运算处理单元承担fft运算的巨大运算任务,从而大大减轻了控制单元的工作量,其处理器单元nios只需完成tcp/ip的协议实现和简单的控制功能。该系统提供了ether和标准rs485接口,可以直接接入局域网或通过标准iec4000-5-104规约直接接入电力调度网,具有良好的网络通信功能,便于用户将该分析仪无缝接入电力调度网或生产控制网。用户可以通过局域网对该分析仪进行控制或进行谐波数据传输,也可直接在该仪器上进行控制数据查阅。2系统具体实现ct/pt传感器单元是该系统的关系环节之一,其性能直接决定整个系统能达到的精度等级。对其性能的主要要求有非线性度、

3、相移、线性范围、小信号响应和高频衰减。非线性度、相移、线性范围是最基本的性能指标,按照该系统的精度要求,非线性度必须小于0.1%;相移必须小于5';线性范围必须大于系统的输入范围并20%的裕量。小信号响应主要针对于ct,因输入电流从0~15a变化,当输入电流非常小时仍然需要精确变换,因此对ct的小信号性能要求较高。高频衰减指标主要对高次谐波,通常传感器对于高频率信号有较强的衰减作用,表现为低通滤波器。而本系统最高需对2.5khz信号进行采样分析,因此高频衰减也是非常重要的指标不。本系统按照以上指标选用高性能ct/pt传感器,满足系统的精度要求。a/d采样单元采用了maxi

4、m公司的max125高速8通道14位同步a/d采样芯片,该芯片具有8个采样通道,可以时对4个通道进行扫描采样,每个采样周期只需对该芯片进行两次读操作便能完成8个通道的采样。a/d转换使用逐次逼进去,采样总速率为250khz,4通道同步扫描采样时单个通道的采样速率大于30khz,远远超过本系统对16个通道同步采样的速率要求。该芯片通过内部集成的多路开关来实现4通道同步扫描采样,芯片内部有一个4×16位的ram用于存放每次扫描采样的4通道数据。该芯片提供了14位的数据线,可以在一次扫描采样结束后在4个时钟周期内将4个采样结果全部输出。当采样位数为14位,其lsb代表(1/21

5、3)vin(vin为最大电压输入值)即vin/8192,而该芯片的采样误差仅为2个lsb即2vin/8192,约为0.025%vin,所以该采样芯片能较好满足本系统的精度要求。系统对单个通道的采样速率要求为12.8khz(每工频周波采样256点),而该芯片的单通道采样速率大于30khz,所以该芯片能较好满足本系统的采样速率要求。从fft的分析可知,其误差很大程度来自采样窗口和实际波形的同步不严格,造成频谱泄漏。为消除频谱泄漏引起的误差,常用的方法有:硬件同步、加窗处理。硬件同步的方法比较多,常用的主要有使用pll电路进行同步。按照gb/t14549-1993要求,只允许使

6、用矩形窗和汉宁窗,使用矩形窗时窗口间不能有间隔和重叠。为减少信号的混叠和频谱泄漏,本系统的a/d采样单元通过使用高精度的pll实现严格的同步采样,以保证窗口间无重叠和间隔,并能严格与被测信号频同步,并在fft运算单元实现了加汉宁窗处理。采样单元基本原理如图2所示。fft运算处理单元基于一块altera公司的ep1c20fpga芯片,该芯片带有294912位ram,具有20060个le,最大i/o引脚301。fft运算处理单元采用先进的多层并行流水线技术,工作在30mhz的频率下,可以在1ms内完成8路工频输入信号的256点fft运算处理。该处理单元的原理如图3所示。该单元

7、实际包含两大部分,即采样控制逻辑部分和fft运算部分。采样逻辑部分负责max125的读数据逻辑控制。fft运算部分包括fft控制逻辑、采样数据缓存、fft处理核与结果存储fifo。从idt72v845输出的14位采样数据,首先暂存于采样数据缓存中;然后fft处理核从该缓存中读取数据进行处理;处理完毕的数据存放于结果fifo中;fft控制逻辑单元向nios处理器申请中断,nios处理器响应应该中断向fft控制逻辑单元发送读信号;然后从结果fifo读取分析结果。以往fft设计中,往往使用定点数。因为使用定点数时,系统结构相对简单、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。