08系统结构练习题

《08系统结构练习题》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第一章、概论1、在计算机系统的层次结构中，从低层到高层，各层相对顺序正确的是（）。A．汇编语言机器级——操作系统机器级——高级语言机器级B．微程序机器级——传统机器语言机器级——汇编语言机器级C．传统机器语言机器级——高级语言机器级——汇编语言机器级D．汇编语言机器级——应用语言机器级——高级语言机器级2、直接执行微指令的是（）。A．汇编程序B．编译程序C．硬件D．微指令程序3、在计算机的系统结构设计中，提高硬件功能实现的比例会（）。A．提高硬件利用率B．提高系统的运行速度C．减少需要的存储器量D．提高系统的性能价格比4、在计算机的系统结构设计中，提高软件功能实现的比例会（）。A．提高解

2、题速度B．减少需要的存储器量C．提高系统的灵活性D．提高系统的性能价格比5、在CISC中，各种指令的使用频度相差悬殊，大致有以下的结果。大约有（比例）的指令使用频度较高，占据了（比例）的处理机时间。名词解释：CPI、Amdahl定律、局部性原理、透明性1、计算机系统的Flynn分类法是按什么来分类的，共分为哪几类，简要说明各类的特征。2、如有一个经解释实现的计算机，可以按功能划分成4级。每一级为了执行一条指令需要下一级的N条指令解释。若执行第一级的一条指令需Kns时间，那么执行第2、3、4级的一条指令各需用多少时间。指令类型指令数时钟周期数整数运算450001数据传送320002浮点15

3、0002控制传送800024、用一台40MHZ处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下：求有效CPI、MIPS速率和程序的执行时间。5、假设高速缓存Cache的工作速度为主存的5倍，且Cache被访问命中的概率为90%，那么采用Cache后能使整个存储系统获得多高的加速币？6、如果某计算机系统有3个部件可以改进，则这三个部件经改进后的加速比分别为：S1=30，S2=20，S3=10。（1）如果部件1和部件2改进前的执行时间占整个系统执行时间的比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达

4、到10？36%（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别为30%、30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？4.1，0.82第二章指令系统1、RISC思想的精华是。2、RISC执行程序的速度比CISC要快的原因是（C）。A.RISC的指令系统的指令数少B.程序在RISC上编译生成的目标程序较短C.RISC的指令平均周期数较少D.RISC只允许LOAD指令和STORE指令访存3、数据表示的含义是（）。A.表示数据所采用的数制和码制B.数据类型C.浮点数的表示方式D.硬件能够直接识别的数据类型6、2-

5、4扩展编码最多可以得到的编码种数是（D）。A.6B.7C.10D.137、设计一种浮点数据表示方式需要确定的6个参数分别是什么？8、简要说明RISC机器的设计原则。9、平均码长最短的编码是（）。A.定长码B.哈夫曼编码C.扩展码D.需要根据编码使用的频度计算平均码长后确定10、不需要编址的数据存储空间是（D）。A.CPU中的通用寄存器B.主存储器C.I/O接口中的寄存器D.堆栈名词解释：数据表示1、一台模型机共有7条指令，各指令的使用频度分别为35%，25%，20%，10%，5%，3%，2%，有8个通用数据寄存器，2个变址寄存器。(1)要求操作码的平均长度最短，请设计操作码的编码，并计算

6、所设计操作码的平均长度。(2)设计8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出各字段的长度和操作码的编码。2、某机器指令字长12位，有单地址和双地址两类指令，若每个地址字段均为4位，且双地址指令有9条。问：（1）画出单地址和双地址的指令格式。（2）单地址指令最多有多少条？4、某机器的指令字长16位，设有单地址指令和双地址指令2类指令。若每个地址字段均为6位，且双地址指令有x条，问单地址指令最多可以有多少条？（16-x）*265、若某机器要求有：三地址指令4条，单地址指令255条，零地址指令16条。

7、假设指令字长为12位，每个地址码长为3位，能否以扩展编码为其操作码编码？如果要求单地址指令为254条，能否对其操作码扩展编码？说明其理由，写出详细分析过程。第3章存储系统1.Cache存储器写保护时，只写入Cache，仅当需块替换时，才将其写回主存，称这种修改方法为_______________法。　　　　　　　　　　　　　　　　　　　　　　　　　　　　　2．为提高存储器访问的速度，通常可采用地址码（高位/低位）交叉的方式访问存储器