资源描述：
《基于verilog hdl的简易数字频率计设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、基于VerilogHDL的简易数字频率计设计第8卷第2期实验科学与技术?l87??大学生实验园地?基于VerilogHDL的简易数字频率计设计杨晓岚(东南大学自动化学院,南京211102)摘要:利用"自顶向下"的设计方法,采用VerilogHDL硬件描述语言和原理图描述相结合的方式,设计了简易数字频率计系统,并在QuartusI1软件环境下对设计项目进行了编译和时序仿真.仿真结果表明,该设计能根据输入信号频率进行量程自转换调整.给出了测量结果并在实验板上4位七段数码管上进行正确显示.关键词:数字频率计;量程自转换;VerilogHDL语言;仿真
2、中图分类号:TP39;TP391.9;TM930文献标识码:A文章编号:1672—4550(2010)02—0187—04DesignofSimpleDigitalFrequencyMeterBasedonVerilogHDLYANCXiao—lan(SchoolofAutomatic,SoutheastUniversity,Nanjing211102,China)Abstract:Onedesignsasimpledistalfrequencymetersystembytakingadvantageofthe"top-down"designa
3、pproach.andusingthecombinationofVerilogHDLhardwaredescriptionlanguageandschematicdescription.Then,onecompilesandsimulatestheproposedpectunderthesoftwareenvironmentintheQuartusII.Thesimulationresultsshowthattheabovementioneddesigncanfinishauto-marieconversionadjustmentaccordi
4、ngtotheinputsignal~equency.Themeasurementresultscanbecorrectlydisplayedontheseven-segmentdistaltubeintheexperimentalboard.Keywords:distal~equeneymeter;automaticadjustmentoftherange;VerilogHDLlanguage;simulation1引言示.具有体积小,可靠性高,功耗低的特点.频率是常用的物理量,在实际测量过程中总是尽可能地把被测参量转换成频率参量进行测量.例
5、如工程中用振弦式方法测量力,时间测量,速度控制等,都可转化为频率测量.随着科学技术与计算机应用的不断发展,以单片机作为核心的测量控制系统层出不穷.在被测信号中,较多的是模拟和数字开关信号,此外还经常遇到以频率为参数的测量信号,例如流量,转速,晶体压力传感器以及经过参变量一频率转换后的信号等等.因此,频率测量是电子测量技术中最基本的测量之一.本文运用现代电子设计工具,采用VerilogHDL语言在CPLD器件上实现了简易数字频率计的设计.在l0—1MHz频率测量范围内,该频率计能根据输入被测频率信号,自动调整测试量程进行测试并给出测试结果的BCD
6、码及七段LED译码显收稿日期:2009一l0—29;修改日期:2009—12—25作者简介:杨晓岚(1988一),女,本科在读,专业方向:自动化.2测量原理数字式频率计的基本原理是用计数器对lS内输入信号的脉冲个数进行计数,如图1所示:图1测量原理简图当预置门控信号为高电平时,启动计数器,对被测信号(频率为)计数;当预置门控信号为低电平时,关闭计数器.设在一次预置门控时间内,被测信号计数值为,则:fx=N./T3系统结构设计根据所设计的系统框图,可将该系统分为控制器模块,秒分频模块,计数器模块,锁存器模块和显示模块等5个模块.各模块之间的关系如
7、图2所?l88?实验科学与技术2010年4月示.设计文件如下:图2模块关系图3.1最顶层文件(gdf格式)输入信号:Reset——启动或停止测量控制信号;elk—in——用来产生闸门信号的频率为5OMHz的标频信号;si弘al——待测频率输入信号.输出信号:QO[15..O]——用于四位数码管显示的BCD码输出;ledc[3..0]——用于发光二极管量程显示;led[6..0]——已经过译码的输出信号,供七段数码管显示驱动用;DOT[3..O]——用于小数点的显示.顶层电路原理如图3所示.…j蓊1}:一图3顶层电路原理图3.2具体模块设计3.2
8、.1秒分频模块SecSignal输入信号:clk-in50MHz的标频信号;输出信号:clk——脉宽为lS的测量时基信号.逻辑功能:对输人50MHz标
