ahb总线接口的一种新实现方案

ahb总线接口的一种新实现方案

ID:1009592

大小:862.50 KB

页数:17页

时间:2017-11-06

ahb总线接口的一种新实现方案_第1页
ahb总线接口的一种新实现方案_第2页
ahb总线接口的一种新实现方案_第3页
ahb总线接口的一种新实现方案_第4页
ahb总线接口的一种新实现方案_第5页
资源描述:

《ahb总线接口的一种新实现方案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、AHB总线接口的一种新实现方案 马天翊,薛萍,马卫国时间:2007年12月10日        字体:大中小关键词:摘要:针对标准AHB总线对具有特定访问时序的设备数据传输效率较低的情况,提出一种新的实现方案。利用AHB总线突发传输时的组合信息,根据某种算法生成地址和控制信号,以提高慢速设备的总线访问效率。关键词:AHB总线 突发传输    在系统级芯片设计中,AMBA总线已经得到广泛的应用,有效地解决了复杂芯片的互连设计难题。目前AMBA总线的主要实现形式是先进高性能总线(AHB)。AHB总线的关键是对接口和互连均进行定义,目的是在任何工艺条件下实

2、现接口和互连的最大带宽。AHB总线互连的主要形式是带有主模块和从模块的共享总线,将接口与互连分开,主要由总线的中央资源负责仲裁、重传、拆分等操作,这对芯片上各模块的接口设计具有重要意义。AMBA已不再仅仅是一种总线,而是一种带有接口模块的互连体系。   但随着AHB总线的广泛应用,一些问题也暴露出来。例如,对于具有特定访问时序的设备,AHB总线读取数据的效率较低。本文提出一种新的、高效AHB-Slave接口方案,可以在完全兼容AMBA2.0规范的前提下,将突发传输模式下的总线效率提高近一倍(具体提高依应用而定,可参见表1数据)。该方案主要通过判断总线

3、的控制信号,利用某种算法控制地址实现,并可处理突发读数据的忙状态、写数据后立即回读、单周期突发操作等特殊情况。1标准AHB-Slave方案   AMBA2.0规范详细定义了标准的AHB-Slave接口,涵盖了绝大部分操作。但是对某些应用的实现不够高效,例如对具有较长延时的Slave设备的突发读操作。另外有些操作并没有定义,例如写之后立即读的操作。标准AHB-Slave实现方案介绍如下(AHB总线描述及信号列表请参阅参考文献[1]。1.1标准方案实现   标准的AHB-Slave总线接口首先判断读操作或写操作,如果判断为写,则对单次写和突发写执行同样操

4、作。如果判断为读,对于单次读和突发读也不加区分,但由于突发读时地址段与数据段会自然相互重叠(overlap),所以突发读相对于多笔单次读的效率要高一些。标准AHB-Slave总线接口不支持写操作后立即执行读操作,要求二者之间至少有一个时钟周期的间隔,否则会产生错误。考虑接口需求,要求写后立即读的情况并不会很多。但是作为一个典型的存储设备检测方法应该被这种操作支持。1.2标准方案时序图   对于AHB总线,一次完整的传输可以分成两个阶段:地址段(AddressPhase)和数据段(DataPhase)。地址段负责发送地址和控制信号,数据段则用来传输数据

5、和反馈信号。如果从设备无法在数据段用一个时钟周期完成读写,则可以通过HREADY信号来展宽数据段。   AHB总线为提高传输效率定义了突发传输方式(BurstTransfer)。在一次需要传输多个数据时,将前后数据的数据段和地址段重叠在一起以提高效率。限于篇幅,关于突发传输方式的详细描述请参阅文献[1]。   还有一点需要指出:突发传输时,前次传输的数据段和后次传输的地址段重叠在一起,如果前次的数据段由于某种原因被展宽,后次传输的地址段也会随之展宽。这是AHB2.0协议中降低总线效率的重要原因,也是可以采取方法来改进的地方。   多周期读写时序如图1

6、所示,详细说明如下。图1未示出AHB总线的申请、仲裁、授权机制。    Cycle4~9:AHB总线的突发写时序,图1所示从设备可正常接收,不再详述。   Cycle14:Master获得总线控制权,发出地址A5和控制信号,总线中央资源将其发往相关Slave。突发操作的第一个数据HTRANS信号值为NONSEQ。Cycle15:Slave采样地址A5和控制信号,并作出判断和响应,如果不能立即存取数据,则将HREADY_OUT信号拉低相应周期数(图1中所示为一个周期),但HRESP信号为OKAY。同时,Master发出第二个传输的地址和控制信号。此时H

7、TRANS为SEQ。    Cycle16:Slave可以完成数据存取,将HREADY_OUT信号拉高,将数据发送到HRDATA总线,HRESP信号仍为OKAY。因为突发传输时前后两次数据段和地址段重叠,如果前次的数据段由于某种原因被展宽,后次传输的地址段也会随之展宽。图1中所示,Master重复发出上一个时钟周期的地址A6和控制信号。   Cycle17:Master采样反馈信号。因为HREADY_IN信号为高(此时HREADY_IN与HREADY_OUT信号等价),表示Slave已经将数据发出,Master采样数据D5,同时发出地址A7和相应控制

8、信号。Slave采样地址A6和控制信号,因为不能立即存取数据,所以将HREADY_OUT信号再次拉低一个时钟

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。