自适应频率计设计说明书

自适应频率计设计说明书

ID:6379137

大小:699.00 KB

页数:22页

时间:2018-01-12

自适应频率计设计说明书_第1页
自适应频率计设计说明书_第2页
自适应频率计设计说明书_第3页
自适应频率计设计说明书_第4页
自适应频率计设计说明书_第5页
资源描述:

《自适应频率计设计说明书》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、自适应数字频率计设计说明书负责人:张赟颍队员:黄蜀宾、熊华竞-20-目录1、项目介绍-1-2、制作流程图-1-2.1项目制作流程如下:-1-2.2项目时间进度安排如下:-1-3、系统功能分析-2-3.1系统的功能模块框图-2-3.2分频模块-3-4.选频模块:-5-5.控制模块-7-6数码管显示-13-7、软件设计-13-7.1软件流程图-13-8.软件代码介绍-14-9、附件-19-9.1系统的原理图-19-系统PCB图-20--20-1、项目介绍本设计为一个自适应频率计,可以自动判别输入周期频率信号频率为1Hz-9999KHz的特性。输入信号为方波,正向输入峰值5V。要求

2、用4位数码显示,自动选择最佳频段使能显示最多有效数字并自动移动小数点使显示单位保持为“KHz、项目要求。2、制作流程图2.1项目制作流程如下:分析题目,设计方案,分工设计电路图,制作板子编软件写文档调试,测试交作品2.2项目时间进度安排如下:第一、二周第三、四周第五周——最后一周设计方案,分工制作电路,编程,写文档链调,测试验收-20-3、系统功能分析输入信号3.1系统的功能模块框图74LS393CD4051单片机数码管显示-20-3.2分频模块如下图:图4.2分频电路运用了74LS393与CD4051进行,通过393对输入信号进行分频,再通过CD4051对分频数进行选择.由

3、于单片机的计数频率上限较低12MHz晶振时约为500KHz所需要对高频被测信号进行硬件欲分频处理采用74LS393进行分频处理。74LS393有两套完全相同的4位二进制计数器因此一片393可实现2分频、4分频、8分频、直到256分频。其连接方法为CLK脚接需被分频的信号MR脚为清零信号高电平有效一般直接接地而Q0Q1Q2Q3脚分别为24816.分频输出脚。74LS393芯片介绍双四位二进制计数器异步清零异步清零端为高电平时不管时钟1A2A状态如何即可以完成清除功能。当异步清零端为低电平时在1A、2A脉冲下降沿作用下进行计数操作

4、。外接管脚如图:-20-真值表-20-对应原图4.选频模块:设计采用74LS393进行分频处理后需要再用CD4051将输入信号送入核心控制器件单片机中完成运算、控制及其显示功能。CD4051就是一种单端8通道多路开关它带有三个输入端A,B,C和一个禁止输入端INH。从A,B,C输入的信号来选择8个通道中的一个。-20--20-5.控制模块8位单片机是MSC-51系列产品升级版,有世界著名半导体公司ATMEL在购买MSC-51设计结构后,利用自身优势技术——掉电不丢数据,闪存生产技术对旧技术进行改进和扩展,同时使用新的半导体生产工艺,最终得到成型产品。与此同时,世界上其他

5、的著名公司也通过基本的51内核,结合公司自身技术进行改进生产,推广一批如51F020等高性能单片机。AT89S52片内集成256字节程序运行空间、8K字节Flash存储空间,支持最大64K外部存储扩展。根据不同的运行速度和功耗的要求,时钟频率可以设置在0-33M之间。片内资源有4组I/O控制端口、3个定时器、8个中断、软件设置低能耗模式、看门狗和断电保护。可以在4V到5.5V宽电压范围内正常工作。不断发展的半导体工艺也让该单片机的功耗不断降低。同时,该单片机支持计算机并口下载,简单的数字芯片就可以制成下载线,仅仅几块钱的价格让该型号单片机畅销10年不衰.根据不同场合的要求,这

6、款单片机提供了多种封装,本次设计根据最小系统有时需要更换单片机的具体情况使用双列直插DIP-40的封装。复位电路和时钟电路是维持单片机最小系统运行的基本模块。复位电路通常分为两种上电复位和手动复位.本次设计选用上电位.如图::-20-高频率的时钟有利于程序更快的运行也有可以实现更高的信号采样率从而实现更多的功能。但是告诉对系统要求较高而且功耗大运行环境苛刻。考虑到单片机本身用在控制并非高速信号采样处理所以选取合适的频率即可。合适频率的晶振对于选频信号强度准确度都有好处本次设计选取12MHz无源晶振接入XTAL1和XTAL2引脚。并联2个20pF陶瓷电容帮助起振。

7、晶振电路:单片机:-20-引脚功能说明VCC(40引脚):电源电压VSS(20引脚):接地P0端口(P0.0~P0.7,39~32引脚):P0口是一个漏极开路的8位双向I/O口。作为输出端口,每个引脚能驱动8个TTL负载,对端口P0写入“1”时,可以作为高阻抗输入。在访问外部程序和数据存储器时,P0口也可以提供低8位地址和8位数据的复用总线。此时,P0口内部上拉电阻有效。在FlashROM编程时,P0端口接收指令字节;而在校验程序时,则输出指令字节。验证时,要求外接上拉电阻。P1端口(P1.0~P1.7

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。