EDA电子设计自动化实验指导书2010.doc

《EDA电子设计自动化实验指导书2010.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实验一层次原理图绘制一、实验目的与要求绘制单片机总线扩展层次原理图，通过本次实验掌握原理图环境参数的设置和绘制电路原理图的基本方法。二、实验原理根据图纸绘制原理图。图1原理总图图2单片机最小系统图3输入总线扩展图4输出总线扩展一、实验步骤1．启动Protel2004，建立新的PCB工程。工程名称为自己名字的英文缩写加1。例如张三的工程命名为zhangsan1.prjpcb。2．新建一个原理图，文件名为zhangsan1_mcu.schdoc。3．设置图纸模板为A.schdot。4．加载库文件。加载的库文件参考图5。图5安装库文件1．

2、参照图2，绘制单片机最小系统图。2．设置图纸参数，设置完毕后的结果参考图6。图6设置图纸参数3．创建图纸，名称保存为zhangsan1_All.schdoc。4．设置图纸信息，参考图7。图7设置顶层图图纸参数5．在Design（设计）菜单下选择从图纸创建图纸符号，参考图8图7设置顶层图图纸参数图8创建图符1．参照图1绘制原理图2．通过创建的顶层图创建两个分图。图9从图符创建图纸3．参考图3和图4绘制分图原理图。4．设置图纸参数。图10输入分图参数设置图11输出分图参数设置1．注释元器件的标号，并消隐元件的comment和Value参

3、数。2．全部图纸绘制完毕后在project（项目）菜单下选择编译工程。编译后可以在工程面板中看到本设计中文档的层次关系。一、实验主要仪器设备及材料计算机,Protel2004网络版软件二、实验分数总分5分，全部完成无误为准。参加实验不缺席1分，其余参照实验要求每项1分。实验二两级反相放大器PCB设计一、实验目的与要求将已有原理图转化为PCB。PCB尺寸为4000X3000mil。要求四角倒圆，半径为300mil。PCB板四边放置支撑焊盘，Pad直径为240mil，Hole孔直径120mil，位置在倒圆角的中心点上。U1封装为DIP-

4、8，电阻为Axial0.4，电容为RB.1／.2(自己建库元件)。规则设置：双面布线，最小线宽40mil，VCC、GND、VEE定义网络类Net_Power，NetPower线宽60mil。全部元件最小焊盘为62mil，电阻、电容焊盘设为80mil。电气安全间距为：Track–Track20/Track-Fill20/Fill-Fill20/Track-Via13/Track-Pad13/Via-Via13/Via-Pad13/Pad-Pad13/Ploygon-All30。Ploygon与同名网络连接采用12mil45度4线连接方

5、式。在机械1层标注板子的外形尺寸，以及支撑焊盘距板边位置，倒角半径。布线中不应出现锐角，线路应短。一、实验原理使用Protel进行PCB设计。二、实验步骤1．绘制边框2．四角倒圆3．PCB板四边放置支撑焊盘4．导入元件5．规则设置6．自动布线7．放置Ploygon8．在机械1层标注板子的外形尺寸，以及支撑焊盘据板边位置，倒角半径三、实验主要仪器设备及材料计算机、protel2004软件网络版四、实验分数总分5分，全部完成无误为准。参加实验不缺席1分，其余参照实验要求每项1分。实验三两级放大电路spice仿真一、实验目的与要求了解sp

6、ice混合电子线路仿真的基本方法。熟悉常用元件仿真参数设置。进行瞬态特性分析、傅立叶分析、直流传输特性分析、交流小信号分析、噪声分析和蒙特卡罗分析参数设置二、实验原理利用Pspice工具进行数模混合仿真三、实验步骤1．元件仿真参数设置。2．进行瞬态特性分析、傅立叶分析、直流传输特性分析、交流小信号分析、噪声分析和蒙特卡罗分析四、实验主要仪器设备及材料计算机、protel2004软件网络版五、实验分数总分5分，全部完成无误为准。参加实验不缺席1分，其余参照实验要求每项1分。实验四运用VHDL语言完成FPGA设计一、实验目的与要求学习使

7、用EDA集成设计软件Protel设计PLD，了解电路描述、综合、模拟过程。体会用EDA综合过程中电路设计方法和设计思路的不同。一、实验原理1．位全加器的结构描述用图形编辑器画出1位全加器的原理图Þ模拟验证。a,b,c为中间节点图1.11位全加器c_inxysumc_outU2U1U3ba半加器cscOR2半加器cs用文本编辑器写出1位全加器的VHDL结构描述Þ模拟验证。--基于全加器原理图的VHDL结构风格描述如下：LIBRARYIEEE;USEIEEE.Std_Logic_1164.ALL;ENTITYhalf_adderISPO

8、RT(in1,in2:INStd_Logic;sum,carry:OUTStd_Logic);ENDhalf_adder;ARCHITECTUREbehav1OFhalf_adderISBEGINPROCESS(in1,in2)BEG