电工与电子技术 第十章 时序逻辑电路.ppt

《电工与电子技术 第十章 时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、时序逻辑电路由组合逻辑电路和具有记忆功能的触发器构成。特点：输出不仅取决于电路的当前输入，而且还与电路的原来状态有关10.1双稳态触发器双稳态触发器是组成时序逻辑电路的基本单元。按其逻辑功能可分为RS触发器，JK触发器、D触发器、T触发器10.1.1RS触发器1．基本RS触发器第10章触发器和时序逻辑电路Qn+ 1功能00不定禁止010置0101置111Qn保持Qn称为现态，Qn+ 1称为次态如果原输出状态Q= 0，则G2输出为1;G1的两个输入端均为1，所以输出Q= 0不变;当1，触发器保持原态不变。如果原状态Q= 1时，则0,从而G1输出Q保持1,不变。由过去的状态决定

2、现在状态的功能就是触发器的记忆功能触发器输出Q=1称为置1端触发器输出Q=0称为置0端或复位端触发器输出此种情况在使用中应禁止出现【例】设基本RS触发器的初态为0，和的电压波形端的输出波形。如图所示，试画出Q和低电平置1低电平置01，触发器保持不变。时,输出为1,但当输入同时变为1时,输出不定集成基本RS触发器74LS279输入信号均为低电平有效内部包含4个基本RS触发器161514131211109123456781R1S11S21Q2R2S2QGNDUCC4S4R4Q3S23S13R3Q（4）（7）（9）（13）1S11S21R2S2R3S13S23R4S4R1Q2Q3

3、Q4Q（2）（3）（1）（6）（5）（11）（12）（10）（15）（14）4LS279逻辑符号和引脚图有两个基本RS触发器具有两个输入端S1和S2，这两个输入端的逻辑关系为与逻辑，即2．钟控RS触发器实际应用中往往要求触发器的翻转时刻受统一时钟脉冲CP控制。用CP控制的RS触发器称为钟控RS触发器RSQn+ 1功能00Qn保持011置1100置011不定禁止直接置位端直接复位端钟控RS触发器的逻辑功能表CP= 0，G3和G4门被封锁CP= 1，G3和G4门打开，R和S端的信号才能送入基本RS触发器，使触发器的状态发生变化钟控RS触发器的特性方程为：【例】已知钟控RS触发器

4、的输入信号R、S及时钟脉冲CP的波形如图所示。设触发器的初始状态为0，试画出输出Q的波形图。RSQn+ 1功能00Qn保持011置1100置011不定禁止CP= 0，Q不变CP= 1,Q按功能表变化10.1.2JK触发器主从型JK触发器由两个钟控RS触发器串联组成，分别称为主触发器和从触发器。J和K是信号输入端。时钟CP控制主触发器和从触发器的翻转CP端加小圆圈表示下降沿触发JKQn+ 1功能00Qn保持010置0101置111计数主从JK触发器的逻辑功能表【例】已知主从JK触发器的输入J、K和时钟CP的波形如图所示。设触发器初始状态为0态，试画出Q的波形。Q、Qn+ 1分

5、别为CP下降沿时刻之前和之后触发器的状态下降沿触发输入输出DDCPJKQn+1n+101×××1010×××0100×××ΦΦ11↓00Qnn11↓101011↓010111↓11nQn111××Qnn双J-K触发器74LS76CP下降沿触发10.1.3D触发器主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性DQn+ 1功能

6、00置011置1状态方程:Qn+ 1=D(CP=时)【例】已知上升沿触发的D触发器输入D和时钟CP的波形如图所示，设触发器初态为0，试画出Q端波形状态方程:Qn+ 1=D(CP=时)其它时刻输出不变集成电路边沿D触发器74LS74SD、RD分别为异步置1端和异步置0端（或异步复位端）CP上升沿触发10.2寄存器存放二进制数据或代码的电路称为寄存器寄存器由触发器构成。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成D0D1D3D2Q01DC1Q11DC1Q31DC1Q21DC1D0D1D2D3CP无论寄存器中原来的内容是什么，只要送数控制时钟

7、脉冲CP上升沿到来，加在数据输入端的数据D0～D3，就立即被送进寄存器10.2.1数据寄存器10.2.2移位寄存器寄存器中的各位数据在移位控制信号作用下，依次向高位或向低位移动1位。具有移位功能的寄存器称为移位寄存器集成移位寄存器74LS194具有串行、并行输入，串行、并行输出及双向移位功能。DSL和DSR分别是左移和右移串行输入端，D0、D1、D2和D3是并行输入端，Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端集成移位寄存器74LS194启动脉冲START到来时置数，输出端Q0~Q