实验报告4(MOSFET工艺器件仿真).doc

实验报告4(MOSFET工艺器件仿真).doc

ID:59827938

大小:1.94 MB

页数:23页

时间:2020-11-25

实验报告4(MOSFET工艺器件仿真).doc_第1页
实验报告4(MOSFET工艺器件仿真).doc_第2页
实验报告4(MOSFET工艺器件仿真).doc_第3页
实验报告4(MOSFET工艺器件仿真).doc_第4页
实验报告4(MOSFET工艺器件仿真).doc_第5页
资源描述:

《实验报告4(MOSFET工艺器件仿真).doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、学生实验报告院别课程名称器件仿真与工艺综合设计实验班级实验三MOSFET工艺器件仿真姓名实验时间学号指导教师成绩批改时间报告内容一、实验目的和任务1.理解半导体器件仿真的原理,掌握SilvacoTCAD工具器件结构描述流程及特性仿真流程;2.理解器件结构参数和工艺参数变化对主要电学特性的影响。二、实验原理1.MOSEET基本工作原理(以增强型NMOSFET为例):以N沟道MOSEET为例,如图1所示,是MOSFET基木结构图。在P型半导体衬底上制作两个N+区,其中一个作为源区,另一个作为漏区。源、漏区之

2、间存在着沟道区,该横向距离就是沟道长度。在沟道区的表面上作为介质的绝缘栅是由热氧化匸艺生长的二氧化硅层。在源区、漏区和绝缘栅上的电极是由一层铝淀积,用于引出电极,引出的三个电极分别为源极S、漏极D和栅极G。并且从MOSEET衬底上引出一个电极B极。加在四个电极上的电压分别为源极电压Vs、漏极电压Vd、栅极电压Vg和衬底偏压Vb。图1MOSFET结构示意图MOSFET在工作时的状态如图2所示。VsVd和Vb的极性和大小应确保源区与衬底之间的PN结及漏区与衬底之间的PN结处与反偏位置。可以把源极与衬底连接在

3、一起,并且接地,即Vs=0,电位参考点为源极,则Vg、Vd可以分别写为(栅源电压)Vgs、(漏源电压)Vds。从MOSFET的漏极流入的电流称为漏极电流ID。(1)在N沟道MOSFET中,当栅极电压为零时,N+源区和N+漏区被两个背靠背的二极管所隔离。这时如果在漏极与源极之间加上电压Vds,只会产生PN结反向电流且电流极其微弱,其余电流均为零。(2)当栅极电压Vgs不为零时,栅极下面会产生一个指向半导体体内的电场。(3)当Vgs增大到等于阈值电压Vt的值时,在半导体内的电场作用下,栅极下的P型半导体表面

4、开始发生强反型,因此形成连通N+源区和N+漏区的N型沟道,如图2所示。(4)由于大量的可动电子存在于沟道内,当在漏、源极之间加上漏源电压Vgs后,会产牛漏极电流Id。(5)在VDs—定的条件下,当VgsVt时,漏集电流Id>0。当Vgs增大时,N型沟道内的可动电子数的量就越多,Id越大。反之,当Vgs减小时,N型沟道内的可动电子数将减少,Id也随之减小。在漏源电压VDS恒定不变时,漏极电流ID随栅源电压VGS的变化而变化的规律,称为MOSFET的转移特性。因此MOSFET的

5、基本工作原理,是通过改变柵源电压Vgs来控制沟道的导电能力,进而控制漏极电流Id。所以,根据其工作原理,MOSFET是一种电压控制型器件。2.MOSFET转移特性Vds恒定时,棚源电压Vgs和漏源电流Ids的关系曲线即是MOSFET的转移特性。对于增强型NMOSFET,在一定的Vds下,Vgs=0时,Ids=0;只有Vgs>Vt时才有Ids>0。图3为增强型NMOSFET的转移特性曲线。图中转折点位置处的VGS(th)值为闻值电压。3.MOSFET的输出特性MOSFET输出特性是当Vgs>Vt且恒定不变

6、时,漏极电流Id随漏源电压Vds变化而变化的规律。(1)当VDS>0且较小时,电势在整个沟道长度内近似为零,柵极与沟道电势差处处相等,所以沟道中各点的自由电子浓度近似相等,如图4(a)所示,此时沟道就等价于一个电阻值不随VDs变化的固定电阻,因此Id与Vds成线性关系,如图5的0A段直线显示的区域为线性区。(2)当Vds逐渐增大时,沟道电流逐渐增大,沟道电势也逐渐增大。沟道中电子浓度将随电势差减小而减小,所以沟道厚度逐渐减薄。因此,沟道电阻将随着沟道内电子浓度减少和沟道减薄而增大。即当Vds较大时,沟道

7、电阻增大,导致Id的增加速率变慢,如图5中AB段所示。(3)当Vds=Vdw时,在漏极处沟道厚度减薄到零,该处只剩下耗尽层,沟道被夹断,如图4(b)所示。图5中的点B代表沟道开始夹断的工作状态,该区域为过渡区。(4)当VDS>VDSal时,沟道夹断点向源极方向移动,因此耗尽区存在于沟道与漏极间,如图4(c)所示。当沟道的电子到达沟道端头耗尽区的边界时,将立刻被耗尽区内强大的电场扫入漏区。但是由于电子的漂移速度在耗尽区中达到饱和,不随电场的增大而变化,因此Id也达到饱和不再随Vds的增大而增大,如图4中B

8、C段所示,该区域为饱和区。(5)当Vds=BVds时,反向偏置的漏PN结发牛雪崩击穿,或源漏穿通,导致Id迅速上升。如图5中CD段所示,该区为击穿区。4.影响阈值电压的因素:可以证明,对于NMOSFET的阈值电压VT表达式为:其中,Cox为栅电容,为费米势,为接触电势差,QOX为氧化层电荷密度。由公式⑤可知,影响阈值电压的主要由栅电容Cox、衬底杂质浓度、氧化层电荷密度Qox等因素决定。由可知,氧化层厚度tox越薄,则Cox越大,使阈值电压

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。