存储器与CPU的连接ppt课件.ppt

《存储器与CPU的连接ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2.8存储器与CPU的连接2.8.1微机系统的存储器三级结构Cache容量小(几百K）,速度与CPU相当主存容量大（256MB~4096MB)，速度比Cache慢外存容量大(20~200GB），速度慢主存Cache外存CPUCache位于CPU与主存之间！2.8.2扩展内存储器与主机（CPU）三总线的接口地址译码主存储器微处理器或总线接口AB地址锁存RD/WR片选控制低位AB高位ABIO//M一、数据线：如果考虑总线负载问题，可加接数据收发器。二、读写控制线：考虑有效电平。字选：系统地址总线中的低位地址线直接与各存

2、储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。片选：系统地址总线中余下的高位地址线经译码后用做不同存储芯片的片选。通常IO//M信号也参与片选译码。三、地址线：字选＋片选。DB数据缓冲通常都由多片存储芯片构成2.8.2(续)RAM与CPU的连接1.CPU总线的负载能力一个存储器系统，通常由多片存储器芯片组成,需加驱动器。2.CPU的时序与存储器的存取速度之间的配合问题首先要弄清楚CPU的操作时序然后，选择满足CPU操作时序的存储器芯片，其中最重要的是存储器的存取速度。3.存储器的地址分

3、配与片选问题4.存储芯片的选用CPU存储器驱动器收发器ABABDBDB2.8.3地址译码方式单译码方式双译码方式译码器A5A4A3A2A1A06301存储单元64个单元单译码行译码A2A1A0710列译码A3A4A501764个单元双译码选择线16条选择线64条2.8.4存储器地址译码方法全译码法:高位全部参加译码部分译码:高位地址线部分参加译码线选法:从高位选择几条地址线1．全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。采用全译码法，每个存储单元的地址都是唯一的，不存在地

4、址重叠，但译码电路较复杂，连线也较多。全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。例2.8-1设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。A13～A153-8译码器Y0Y1Y7A0～A128KB（1）CS8KB（2）CS8KB（8）CS全译码法结构图2．部分译码法部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的

5、寻址能力，但采用线选法地址线又不够用的情况。采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A12部分译码法结构例2.8-2CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。3．线选法线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。每根高位

6、地址线接一块芯片，用低位地址线实现片内寻址。线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14线选法结构图例2.8-3假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。返回4．存储芯片的位扩展⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④

7、64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OA0~A15R/WCSD0D7…等效为64K*8A0~A15D0~D7R/WCS位扩展：因每个字的位数不够而扩展数据输出线的数目；用64K×1bit的芯片扩展实现64KB存储器进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。5．存储芯片的字扩展字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；用8K×8bit的芯片扩展实现64KB存

8、储器64K*8A0~A15D0~D7R/WCS等效为A0~A12R/WD0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8译码器Y0Y1Y7………A13A14A15进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个