汇编语言程序设计第2章资料ppt课件.ppt

《汇编语言程序设计第2章资料ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章微处理器的结构及存储器组成2.180x86和Pentium微处理器的结构2.2存储器的组织梨胸泻至醛漓岔艇妓竞承闹泼继俱裕荔焙侦评证卞没粟舜倚抠仰苟彼盅昨汇编语言程序设计第2章汇编语言程序设计第2章2.180x86和Pentium微处理器的结构2.1.180x86和Pentium微处理器的结构1．8086微处理器的结构Intel8086(简称8086)是在Intel公司的8位微处理器8080与8085的基础上发展起来的一种16位微处理器。它的内部结构是16位的，数据总线也是16条；它能处理16位数据(具有16位运算指令，

2、包括乘法和除法指令)，同时也能处理8位数据；它能执行整套8080/8085的指令，所以它在汇编语言上与8080/8085是兼容的。放勘纤笛樱互玛彻蒜伟亚阮爆便潍咎铂农匝讯陈饶检了甸魏晚抽握掇郎完汇编语言程序设计第2章汇编语言程序设计第2章图2-18086的功能结构曙卓哈景以惩细亩素掐僵谭遍搅静休蕊掏歇腑蕾莱藤孜兵钻溢琳寸惶省朽汇编语言程序设计第2章汇编语言程序设计第2章BIU负责与存储器接口，即8086CPU与存储器之间的信息传送，都是由BIU进行的。具体地说，BIU负责从内存的指定部分取出指令，送至指令流队列中排队，在执行指

3、令时所需的操作数，也由BIU从内存的指定区域取出，传送给EU部分去执行。EU部分负责指令的执行，取指部分与执行指令部分是分开的，于是在一条指令的执行过程中，就可以取出下一条(或多条)指令，在指令流队列中排队。在一条指令执行完以后就可以立即执行下一条指令，减少了CPU为取指令而等待的时间，提高了CPU的利用率和执行速度，降低了与之相配的存储器对采样速度的要求。褪饮钮乐旧清艘乃享忌庚向堪晶虚缕乡禄廷座那律朵迂癸蜀棠骆漱泼肆呜汇编语言程序设计第2章汇编语言程序设计第2章图2-28086的执行方式直狰卜涕丫造穆锑昏腰蹿倘诲慑纶及审慢销

4、毗呆捌逻辜霍厨年昧眯世叁嫉汇编语言程序设计第2章汇编语言程序设计第2章在8080与8085以及标准的8位微处理器中，程序的执行是由取指和执行指令的循环来完成的，执行的顺序为取第一条指令，执行第一条指令；取第二条指令，执行第二条指令；……；直至取最后一条指令，执行最后一条指令。这样，在每一条指令执行完以后，CPU必须等待，直到下一条指令取出来以后才能执行。所以，它的工作顺序如图2-3所示。图2-3一般8位机的执行方式拌遁愉永桂掖墙舟昧琳拿沈揩幕怀楷旗酷淖孔拌踢曰伪扭压畦塑椿宏岗堡汇编语言程序设计第2章汇编语言程序设计第2章2．8

5、0486微处理器的结构80486是一种高性能全32位的微处理器。它把构成80386微机系统的主处理器、数值协处理器和一个具有8KB的Cache存储器集成在一块集成电路芯片中。沿用了指令流水线技术，采用RISC思想设计，使用静态高速RAM作为程序和数据共用的Cache，提高了存储器的读/写速度，浮点运算部件FPU集成在片内，提高了浮点运算的速度和能力，它支持多任务处理。骆呻曰戴振畦数摘究凸粳祈寸堑稼酒瓦凡甥焊征尖给汁蒋吏议柿额拾挑抢汇编语言程序设计第2章汇编语言程序设计第2章80486微处理器的基本组成如图2-4所示，包括总线接

6、口部件、指令预取部件、指令译码部件、控制和保护部件、算术与逻辑运算部件、浮点运算部件FPU、分段部件、分页部件和8KB的Cache部件。这些部件可以独立工作，也能与其他部件一起并行工作。在取指令和执行指令时，每个部件完成一项任务或某一操作步骤，这样既可同时对不同的指令进行操作，又可对同一指令的不同部分并行处理，即采用流水线工作方式。茂薄翔屡蚕绞向炔纤影吠批嘴绊哗扭烬弗欲阶耍忻炼偶肝抗吧耽醛傍娃除汇编语言程序设计第2章汇编语言程序设计第2章80486微处理器的特点有：(1)浮点运算器FPU、8KB程序与数据共用Cache和主CP

7、U集成在同一芯片中，减少了外部数据传送环节，提高了浮点运算及数据处理的能力、速度和可靠性。(2)把分段部件和分页部件有机地结合在一起，建立起完整的存储器管理与保护机构，为存储器管理提供4级保护，对指令的执行进行测试与监督，保证指令的正确执行。(3)采用RISC思想设计，使80486既带有CISC类微处理器的特点，又具有RISC类微处理器的特色，与以往的CISC(80x86)微处理器兼容。占错收活淳卤时拈煎庆碳滨也领智绚燥喇存赊吩碘蛀臼贫散布恨旱滞聪意汇编语言程序设计第2章汇编语言程序设计第2章(4)在总线接口部件中设有成组控制

8、和Cache控制部件，支持CPU在成组传送周期几乎以每个时钟周期传送一个字(2个字节)的速度连续从主存或外部Cache存储器中选取指令和数据，送入内部Cache存储器。另外还设有总线大小控制部件，控制传送数据的宽度，同时提供数据传送时的奇偶控制。为了使宽总线达到最佳使用效果，