计算机组成原理历年真题.pdf

《计算机组成原理历年真题.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯最新资料推荐⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯2009年计算机统考——计算机组成原理部分11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是。A．指令操作码的译码结果B．指令和数据的寻址方式C．指令周期的不同阶段D．指令和数据所在的存储单元12．一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分

2、别是。A．x=0000007FH，y=FFF9H，z=00000076HB．x=0000007FH，y=FFF9H，z=FFFF0076HC．x=0000007FH，y=FFF7H，z=FFFF0076HD．x=0000007FH，y=FFF7H，z=00000076H13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果

3、是。A．001111100010B．001110100010C．010000010001D．发生溢出14．某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址。主存129号单元所在主存块应装入到的Cache组号是。A．0B．1C．4D．615．某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是。A．1、15B．

4、2、15C．1、30D．2、3016．某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是。A．2006HB．2007HC．2008HD．2009H17．下列关于RISC的叙述中，错误的是。1⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯最新资料推荐⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯A．RI

5、SC普遍采用微程序控制器B．RISC大多数指令在一个时钟周期内完成C．RISC的内部通用寄存器数量相对CISC多D．RISC的指令数、寻址方式和指令格式种类相对CISC少18．某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns、和60ns，则该计算机的CPU时钟周期至少是。A．90nsB．80nsC．70nsD．60ns19．相对于微程序控制器，硬布线控制器的特点是。A．指令执行速度慢，指令功能的修改和扩展容易B．指令执行速度慢，

6、指令功能的修改和扩展难C．指令执行速度快，指令功能的修改和扩展容易D．指令执行速度快，指令功能的修改和扩展难20．假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是。A．10MB/sB．20MB/sC．40MB/sD．80MB/s21．假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是。A．5%B．9.5%C．50%D．95%22．下列选项中，能引起

7、外部中断的事件是。A．键盘输入B．除数为0C．浮点运算下溢D．访存缺页43．（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（2）当该外设的数据传输率达到5MB/s时，改用DMA方

8、式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于2⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯最新资料推荐⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）44.某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图17所示。图17中所有控制信号为1时表示有效、为0时表示无效，例如控制信号