dsp课程设计实验报告总结.doc

《dsp课程设计实验报告总结.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、DSP课程设计总结（2013-2014学年第2学期）题目：专业班级：电子1103学生姓名：万蒙学号：指导教师：设计成绩：2014年6月目录一设计目的----------------------------------------------------------------------3二系统分析----------------------------------------------------------------------3三硬件设计3.1硬件总体结构----------------------------------------------

2、-------------33.2DSP模块设计-----------------------------------------------------------43.3电源模块设计----------------------------------------------------------43.4时钟模块设计----------------------------------------------------------53.5存储器模块设计---------------------------------------------------

3、-----63.6复位模块设计----------------------------------------------------------63.7JTAG模块设计--------------------------------------------------------7四软件设计4.1软件总体流程-----------------------------------------------------74.2核心模块及实现代码---------------------------------------8五课程设计总结------------

4、-----------------------------------------14一、设计目的设计一个功能完备，能够独立运行的精简DSP硬件系统，并设计简单的DSP控制程序。二、系统分析1.1设计要求硬件要求：（1）使用TMS320VC5416作为核心芯片。（2）具有最简单的led控制功能。（3）具有存放程序的外部Flash芯片。（4）外部输入+5V电源。（5）绘制出系统的功能框图。（6）使用AD（AltiumDesigner）绘制出系统的原理图和PCB版图。软件要求：利用实验箱的模拟信号产生单元产生不同频率的信号，或者产生两个频率的信号的叠加。在DS

5、P中采集信号，并且对信号进行频谱分析，滤波等。通过键盘选择算法的功能，将计算的信号频率或者滤波后信号的频率在LCD上显示。三、硬件设计3.1硬件总体结构3.2DSP总体结构3.3电源模块设计3.4时钟模块设计3.5存储器模块设计3.6复位模块设计3.7JTAG模块设计四、硬件设计4.1软件总体流程4.2核心模块及实现代码1.采集数据去直流in_x[m]=port8002&0x00ff;//读取数据m++;intnum=m;if(intnum==Len//以256个点为采样周期{intnum=0;xavg=0.0;for(s=0;s{xavg=in_x[s]

6、+xavg;//归一化处理}xavg=xavg/Len;//采样均值for(s=0;s{x[s]=1.0*(in_x[s]-xavg;}1.FFT变换voidkfft(doublepr[Len],doublepi[Len],intn,intk,doublefr[Len],doublefi[Len],intl,intil//pr为实部，pi为虚部，k为蝶形运算级数{intit,m,is,i,j,nv,l0;doublep,q,s,vr,vi,poddr,poddi;for(it=0;it<=n-1;it++{m=it;is=0;for(i=0;i<=k-1;

7、i++{j=m/2;is=2*is+(m-2*j;m=j;}fr[it]=pr[is];fi[it]=pi[is];//序数重排}pr[0]=1.0;pi[0]=0.0;p=6./(1.0*n;pr[1]=cos(p;pi[1]=-sin(p;if(l!=0pi[1]=-pi[1];for(i=2;i<=n-1;i++{p=pr[i-1]*pr[1];q=pi[i-1]*pi[1];s=(pr[i-1]+pi[i-1]*(pr[1]+pi[1];pr[i]=p-q;pi[i]=s-p-q;}for(it=0;it<=n-2;it=it+2{vr=fr[it

8、];vi=fi[it];fr[it]=vr+fr[it+1];fi