欢迎来到天天文库
浏览记录
ID:57013518
大小:596.50 KB
页数:58页
时间:2020-07-26
《单片机的功能单元课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第四章8051单片机的功能单元4.1并行I/O接口8051有四个8位的并行双向口,共有32根I/O口线.各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于他们在结构上有一定的差异,所以在功能和性质上也有一些差异。I/O口P0口P1口P2口P3口位数8888性质真正的双向口准双向口准双向口准双向口功能I/O口替代功能I/O口替代功能I/O口替代功能I/O口替代功能字节地址80H90HA0HB0H位地址范围80H~87H90H~97HA0H~A7HB0H~B7H驱动能力8个TTL负载4个TTL负载4个TTL负载4个TTL负载替
2、代功能程序存储器、片外数据存储器低8位地址及数据线CTC2T2T2EX程序存储器、片外数据存储器高8位地址串行口、中断外部接口、定时/计数器外部接口、外部RAM的读写选通表4-18051并行口I/O接口比较一、P1口1.位结构与工作过程分析P1口也是一个准双向口,作通用I/O使用,由一个输出锁存器、输入缓冲器BUF1(读引脚)、BUF2(读锁存器)以及由FET晶体管Q0与上拉电阻组成。BUF2BUF1Q0FET可工作在导通或截止两种状态①当P1口作输出口读信号无效,BUF高阻状态,写信号有效,CPU通过内部总线输出0,Q0导通P1
3、.X位低电平。输出1,Q0截止,P1.X位高电平。②P1口作输入口时,先向p1.x位输出高电平,使Q0截止,这时p1.x为输入线,读信号有效。BUF2BUF1Q02.P1口的特点①输出锁存,输出时没有条件②输入缓冲,输入时有条件,即需要先将该口设为输入状态,先输出1③工作过程中没有高阻悬浮状态,也就是该口不是输出就是输入状态。具有这种特性的口不属于“真正”的双向口,而被称为“准”双向口3.P1口的操作字节操作输出MOVP1,AMOVP1,#dataMOVP1,direct输入MOVA,P1MOVdrect,P1读锁存器ANLA,P
4、1位操作置位、清除SETBP1.iCLRP1.i输入、输出MOVP1.i,CMOVC,P1.i判跳JBP1.i,relJBCP1.i,rel2.P3口是一个多功能的8位口,可以字节访问也可位访问,其字节地址为B0H,位地址为B0H~B7H其位结构图为P3口在结构上增加了一个与非门、一个缓冲器4,第二功能(替代功能)的输出由B端通过与非门和T0输出,第二功能输入取自缓冲器4的输出输出工作过程①第二功能输出端B置1时,与非门相当于非门,锁存器输出就通过它和T0输出,和P1口功能一样②锁存器输出置1时,第二功能B就可顺利通过P3.i输出
5、了。P3口的功能和特点①普通的准双向口②第二功能(各位输出口功能不同)P3.0 串行输入口(RXD)P3.1 串行输出口(TXD)P3.2 外中断0(INT0)P3.3 外中断1(INT1)P3.4 定时/计数器0的外部输入口(T0)P3.5 定时/计数器1的外部输入口(T1)P3.6 外部数据存储器写选通(WR)P3.7 外部数据存储器读选通(RD)3.P2口P2口也是一个多功能的8位口位结构图如下P2口与P1口的区别是①增加了一个多路开关,MUX有两个输入,一路是锁存器的输出Q,一路是地址寄存器的高位输出端,其输出经反相器控制
6、T0,还有一个控制信号控制多路开关的工作状态。②输出锁存器的输出端是Q而不是Q反P2口的功能和特点①作I/O口时,其为准双向口,和P1口一样②作地址输出时,输出高8位地址与P0口的低8位地址构成16位地址③P2口能驱动4个TTL负载P2口的工作过程①在作I/O口使用时,在内部信号的控制下,多路开关接通输出锁存器,锁存器的输出决定端口的输出,功能和P1口一样②在内部信号的作用下,多路开关接通地址输出端,这时端口输出的是地址信号。4.P0口P0.0—P0.7:双向I/O(内置场效应管上拉)寻址外部程序存储器时分时作为双向8位数据口和输
7、出低8位地址复用口;不接外部程序存储器时可作为8位准双向I/O口使用。21DQCK/Q读引脚读锁存器写锁存器内部总线地址/数据控制引脚P0.X34VccV1V221DQCK/Q读引脚=1读锁存器写锁存器内部总线地址/数据控制引脚P0.X3400100截止截止=0Vcc单片机的引脚(P0口)P0用作通用I/O时,控制=0:(1)此脚作输入口(事先必须对它写“1”)V2V121DQCK/Q读引脚读锁存器写锁存器内部总线地址/数据控制引脚P0.X3400100截止截止=0Vcc单片机的引脚(P0口)P0用作通用I/O时,控制=0:(2)
8、此脚作输出口时,当P0口用作输出口时,因输出级处于开漏状态,必须外接上拉电阻。当“写锁存器”信号加在锁存器的时钟端CLK上,此时D触发器将“内部总线”上的信号反相后输出到Q端,若D端信号为0,Q=1,v2导通,P0.x引脚输出“0”;若D端信号为1
此文档下载收益归作者所有