EDA课设数字跑表.doc

EDA课设数字跑表.doc

ID:56907262

大小:302.00 KB

页数:9页

时间:2020-07-23

EDA课设数字跑表.doc_第1页
EDA课设数字跑表.doc_第2页
EDA课设数字跑表.doc_第3页
EDA课设数字跑表.doc_第4页
EDA课设数字跑表.doc_第5页
资源描述:

《EDA课设数字跑表.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、燕山大学EDA课程设计报告书题目:数字跑表姓名:班级:09级电子信息工程二班学号:成绩:一、设计题目及要求设计题目:数字跑表要求:1具有暂停,启动功能。2具有重新开始功能。3用六个数码管分别显示百分秒,秒和分钟。二、设计过程及内容首先是设计一个控制模块,可以使跑表具有启动、暂停及重新开始的功能;其次,数字跑表能准确记时需要100HZ的时钟信号,可以利用一个分频模块即15进制计数器得到100HZ的时钟脉冲,接入到一个100*60*60三个计数器的模块中,完成对时间的计时工作;再次,完成计时功能必不可少需要

2、有计数器,则要做一个计时模块。然后,将所计的数有选择的输出,并且显示在数码管上,就要用到有选时功能的扫描电路和BCD七段译码器。所以,总电路模块分类如下:1、控制模块,使跑表具有启动、暂停及重新开始的功能;2、分频模块,用于得到频率为100HZ的时钟脉冲;3、计时模块,进行时间的计时,同时将当前时间输出给选时模块;4、选时模块,从计时器得到当前时间输出给显示模块;5、显示模块,进行时间的显示。总图如下:仿真波形如下:第一个模块:控制器模块仿真波形:与门可控制时钟信号的输出与否,当跑表为START状态时C

3、LK端为高电平,QA为1,时钟信号输出,当跑表为STOP状态时CLK端为低电平,QA为0,时钟信号不输出,从而实现开始和暂停的功能。REST是清零按钮,REST接到控制模块和总计时器模块的清零端,当REST为高电平时,控制模块和总计数器模块清零,跑表重新开始工作。第二个模块:分频器模块仿真波形如下:将74161接成15进制计数器,将1465HZ的时钟频率转换成近似于100HZ的时钟信号即所需的输入时钟信号,从而实现分频功能。将得到的时钟信号输入到总计数器模块中去。第三个模块:计时模块计时模块仿真波形:本

4、模块由两个60进制计数器和一个100进制计数器构成,从而实现百分秒向秒、秒向分的计数功能需求。60进制计数器及100进制计数器均采用两个74LS160,采用整体置数方式接成。从60进制计数器和100进制计数器这三个输出端分别印出八个端口(秒、分、时的个位及十位分别由四个二进制代码表示),将当前时间编码传送给选时模块,实现时间的选择和显示。(秒个位:S0A,S0B,S0C,S0D;秒十位:S1A,S1B,S1C,S1D;分个位:M0A,M0B,M0C,M0D;分十位:M1A,M1B,M1C,M1D;百分秒

5、个位:H0A,H0B,H0C,H0D;百分秒十位:H1A,H1B,H1C,H1D.)100进制计数器仿真波形:60进制计数器仿真波形:第四个模块:选时模块本模块由四个八选一数据选择器74LS151和地址选择器74LS161构成。地址选择器74LS161接入一个1465HZ的时钟信号,使能端和清零端接高电平,使其循环工作,产生一组循环地址码A、B、C,接到数码管的地址端,使其循环显示数字。同时,地址选择器74LS161产生的一组循环地址码接入到四个八选一数据选择器74LS151上,使其对地址相同的一组数据

6、进行选择,产生四个二进制数A0,A1,A2,A3,即为数码管所要显示的数字的编码。第一个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的最低位(S0A,S1A,M0A,M1A,H0A,H1A),第二个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的次低位(S0B,S1B,M0B,M1B,H0B,H1B),第三个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的第二位(S0C,S1C,M0C,M1C,H0C,H1C),第四个74LS151上的输入端为秒、分、百

7、分秒个位及十位的四位二进制的第一位(S0D,S1D,M0D,M1D,H0D,H1D),通过这四个八位二进制数比较器74LS151选出同一组数(秒个位:S0A,S0B,S0C,S0D;秒十位:S1A,S1B,S1C,S1D;分个位:M0A,M0B,M0C,M0D;分十位:M1A,M1B,M1C,M1D;百分秒个位:H0A,H0B,H0C,H0D;百分秒十位:H1A,H1B,H1C,H1D.)作为输出A0,A1,A2,A3,接到显示模块输入端。选时模块第五个模块:显示模块本模块采用BCD—七段显示译码器74

8、48对实验板上数码管进行驱动。由选时模块输出的显示数字编码A0,A1,A2,A3接至输入端A,B,C,D,使输出端产生七位译码连接到实验箱公共数据输入端ABCDEDG,从而进行数据的显示。显示模块三、设计结论两周的课程设计很快就结束了,虽然时间很短,但是收获颇丰。通过这次课程设计,我学到了许多关于EDA的知识,认识到了EDA的强大功能,更重要的是增强了我的实践动手能力,使我深刻地认识到仅仅学习课本上的知识是远远不够的,必须要多多动手,多多实

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。