洗衣机控制器设计

《洗衣机控制器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字电路与逻辑设计实验报告洗衣机控制器设计学号:班级:一、洗衣机控制器要求基本要求设计制作一个全自动洗衣机的控制器：_洗衣机的工作步骤为洗涤、漂洗和脱水三个过程，工作时间分别为：洗涤30秒（进水5秒，洗衣15秒，排水5秒，甩干5秒），漂洗25秒（进水5秒，漂洗10秒，排水5秒，甩干5秒），脱水15秒（排水5秒，甩干10秒）；_用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程；_用显示器件显示洗衣机的工作状态（洗衣、漂洗和脱水），并倒计时显示每个状态的工作时间，全部过程结束后，应有提示音提示使用者，

2、并保持在停止状态，直至再次开始；-用点阵动画显示洗衣机工作过程中的进水、波轮或滚轮转动、排水和甩干等的工作情况，四种工作情况的动画显示要有区别且尽可能的形象。_用一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前保留的状态；_选做：三个过程的时间有多个选项供使用者选择。_选做：可以预约洗衣时间。_选做：自拟其它功能。二.系统设计(一)基本思想电路分为7个模块，分别是提供各种频率的分频模块，显示洗衣动画的点阵模块，显示倒计时的数码管模块，按键模块，模式选择模块，报警模块和控制模块。1．模式选择模块五种洗衣模式可供用户选择，模式选择模块将用户的选择

3、信息传递到控制模块。2.点阵显示模块点阵显示是将形象的洗衣动画模拟出来，被人们的视觉器官所接受。3.译码和数码显示模块译码和数码显示电路是将计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。4.按键模块将用户的选择信息传送到模式选择模块5.报警模块当系统运行结束时，蜂鸣器会报警提醒用户。6.分频器模块为系统提供合适的频率的电信号7.控制模块控制模块是整个系统的中心部分，是状态机设计部分。在该模块实现了洗衣机各种状态的运行和转换，还控制着模拟电机的显示模块。（二）总体框图（三

4、）状态转移图State=111State=110State=001State=100State=000State=010（四）系统框图（五）控制器流程图NoNoNoNoYesYesYesYes输入状态改变状态modeMode不为000按键模块信息传递是否开始计时时间显示时间为零洗衣结束报警是否暂停暂停动画模拟洗衣衣Led显示模式选择（六）原理图三．分块设计及仿真分析1．分频模块该模块一共有13个进程，利用分频的思想，将50MHZ经过分频得到不同的频率，分别用于控制模块，点阵显示模块，数码管显示模块，防抖模块模块和报警模块等。程序libraryieee;usei

5、eee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityfenpinqiisport(clk:instd_logic;--20nsclkkeyout:outstd_logic;--10msclksegout:outstd_logic;--1smoni20msclkconout:outstd_logic;--5msclkfs:outstd_logic;cpout:outstd_logic;--1msclkdz:outstd_logic;--0.5sclkwarn:outstd_logic;clk1o

6、ut:outstd_logic;clk2out:outstd_logic;clk3out:outstd_logic;clk4out:outstd_logic;clk5out:outstd_logic;clk6out:outstd_logic--clkwarn:outstd_logic);endfenpinqi;architecturedivoffenpinqiissignaltmp1:integerrange0to24999;--1mssignalclktmp1:std_logic;signaltmp2:integerrange0to124999;--5mss

7、ignalclktmp2:std_logic;signaltmp3:integerrange0to249999;--10mssignalclktmp3:std_logic;signaltmp4:integerrange0to24999999;--1smoni20mssignalclktmp4:std_logic;signaltmp5:integerrange0to12499999;--0.5smoni10mssignalclktmp5:std_logic;signaltmp6:integerrange0to62499;--1smoni20mssignalclk

8、tmp6:std_logic;sign