基于cpld的低频相位测量仪【论文】

《基于cpld的低频相位测量仪【论文】》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于CPLD的低频相位测量仪的设计与实现李超聂先敏（黄石理工学院电气与电子信息工程学院，湖北黄石435003）摘要：以Altera公司CPLD芯片EPM240T100C5N和单片机AT89S52为核心，辅以相关模拟电路，构成一个低频数字式相位测量仪。系统由整形电路、CPLD数据采集电路、单片机数据运算控制电路和数据显示电路几部分构成。包括硬件设计和软件设计两大部分。由于系统将CPLD和单片机相结合，综合其优点，具有集成度高、稳定性好、设计灵活和设计效率高等优点。关键词：频率；相位；等精度；CPLD；单片机TheDesignandRealizationofLowFrequency

2、PhaseMeasurementBasedonCPLDLiChaoNieXianmin(SchoolofElectricalandElectronicInformationEngineering,HuangshiInstituteofTechnology,Huangshi435003,China)Abstract:UsingCPLDchipEPM240T100C5NofAlteraandSCMAT89S52asthecore,supplementedbyrelatedanalogcircuit,alowfrequencydigitalphasemeasurementisform

3、ed.ItincludesdataacquisitioncircuitofCPLD,dataoperationcontrolcircuitofmicrocontrolleranddatadisplaycircuit,namelyhardwaredesignandsoftwaredesign.Ittakestheadvantagesofhighintegration,goodstability,18designflexibility,andhighefficiencyofdesign,becauseitcombinesCPLDandMCUandsynthesizethoseadv

4、antage.Keywords:Frequency;Phase;Equalprecision;CPLD;Microcontroller1引言正弦信号的相位差测量在工程上具有重要意义,如线性系统的动态特性分析、系统模型辨识、故障诊断、电工领域中的电机功率角测试、绝缘材料介质损耗角的测量等。系统可分为三部分：数据采集电路、数据运算控制电路和数据显示电路。由于CPLD具有集成度高，I/O资源丰富，稳定可靠等优点，而单片机具有良好的人机接口和运算控制功能，本系统采用Altera公司CPLD芯片EPM240T100C5N和单片机AT89S52构成测控主体。其中，CPLD主要负责采集两个同

5、频待测正弦信号的频率和相位差所对应的时间差，而单片机负责读取CPLD的数据，并根据这些数据技术待测正弦信号的频率及两路同频正弦信号之间的相位差，同时通过功能键切换显示出待测信号的频率和相位差。由于CPLD对脉冲信号比较敏感，而被测信号是周期相同、相位不同的两路正弦波信号，故需对输入波形进行整形，使其变成方波信号，再输入CPLD进行处理。由于系统将CPLD和单片机相结合，综合其优点，具有集成度高、稳定性好、设计灵活和设计效率高等优点。2设计任务与要求设计的低频数字相位测量仪要求如下：18具有频率、相位差测量及数字显示功能。测量对象：正弦信号，允许两路输入正弦信号峰-峰值可分别在1

6、～5V范围内变化。频率范围：20Hz～20kHz。频率测量绝对误差：1个时钟周期。相位测量绝对误差：≤0.1°。相位差数字显示：读数为0～359.9°。3方案论证与比较3.1频率测量方案一：采用测周期法。需要有标准信号的频率f0，在待测信号的一个周期TX内，记录标准频率的周期数NS，则被测信号的频率为(3-1)如图3-1所示，这种方法的计数值会产生个脉冲误差，并且测试精度与计数器中记录的数值NS有关。为了保证测试精度，测周期法适合于低频信号的测量。图3-1测周期法测量频率示意图方案二：采用测频法。测频法就是在确定的闸门时间TW18内，记录被测信号的变化周期数（或脉冲个数）NX（

7、如图3-2所示），则被测信号的频率为(3-2)这种方法的计数值会产生个脉冲误差，并且测试精度与计数器中记录的数值NX有关。图3-2测频法测量频率示意图方案三：采用等精度频率测量法，测量精度保持恒定，不随所测信号的变化而变化。在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号。单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求；而采用高集成度、高速的复杂可编程逻辑门阵列CPLD为实现高速，高精度的测频提供了保证。18图3-3等精度测频主控结