如何降低d类音频应用中的电磁干扰

如何降低d类音频应用中的电磁干扰

ID:5424594

大小:262.00 KB

页数:16页

时间:2017-11-12

如何降低d类音频应用中的电磁干扰_第1页
如何降低d类音频应用中的电磁干扰_第2页
如何降低d类音频应用中的电磁干扰_第3页
如何降低d类音频应用中的电磁干扰_第4页
如何降低d类音频应用中的电磁干扰_第5页
资源描述:

《如何降低d类音频应用中的电磁干扰》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、如何降低D类音频应用中的电磁干扰一.D类音频放大器的背景在半导体设计潮流走向轻薄短小之际,不仅半导体组件本身的封装要小,整个模块的尺寸也变成决定系统客户接受与否的关键规格,D类音频放大器就是在这样的背景下兴起的。D类数字音频功率放大器是一种将输入模拟音频信号变换成PWM(脉冲宽度调制)或PDM(脉冲密度调制)的脉冲信号,然后用PWM或PDM的脉冲信号去控制大功率开关器件通/断音频功率放大器,也称为开关放大器。二.D类放大器与A、B、AB类放大器的比较相对于A类、B类、AB类放大器,D类放大器的优点在于:(1)高效率:A类音频放大的理论效率只有25%,实

2、际效率大约为15-20%。B类理论效率大约为75%,AB类理论效率大约为75%,实际效率在50-70%之间,D类理论效率为100%,实际效率不低于85%。功率输出越低,D类的高效率优势就越明显;(2)小体积:D类音频放大电路简单,体积相对比较小,同时大部分情况下不需要散热片或者需要很少面积的散热片,大大减小整体体积;(3)无裂通噪音;(4)低失真;(5)相对低成本。三.D类放大器的系统架构D类放大器由积分移相、PWM调制模块、G栅级驱动、开关MOSFET电路、Logic辅助、输出滤波、负反馈、保护电路等部分组成。流程上首先将模拟输入信号调制成PWM方波

3、信号,经过调制的PWM信号通过驱动电路驱动功率输出级,然后通过低通滤波滤除高频载波信号,原始信号被恢复,驱动扬声器发声。3.1PWM调制PWM调制是D类音频功放的核心之一,从原理上讲,PWM是将输入音频信号与以固定载波频率工作的三角波或斜波进行比较。比较器同相输入端接音频信号源,反向端接功放内部时钟产生的三角波信号。在音频输入端信号电平高于三角波信号时,比较器输出高电平VH,反之,输出低电平VL,并将输入正弦波信号转换为宽度随正弦波幅度变化的PWM波。3.2展频技术当主板上的时钟发生器工作时,脉冲的峰值会产生电磁干扰(EMI),展频技术可以降低脉冲发生

4、器所产生的电磁干扰。展频最基本的想法是稍微地调变时脉讯号的频率,造成时脉讯号的能量,分散到一个可以控制的小范围内。在经过展频之后,频谱上每一个谐波的峰值能量将会消失,利用展频可以提供一个比较低的EMI讯号。中心展频向上展频在某些系统中时脉或是讯号的频率比Fnom还要高,而通常操作频率超过Fnom叫做over-clocking,所以,向上展频的调变的模式很少被使用。向下展频四.D类放大器EMI设计4.1Audio产品EMI设计总规则1、Audio产品的走线A、Audio产品上的时钟线避免跨切割,同时不能走在板边缘(50mils内)和切割线附近,避免走在V

5、ia密集处,尽量少换层,保证高速时钟线参考面完整。B、CLK线与别的信号线或电源线间距量至少大于3倍线宽,耦合长度尽量小。且不规则绕线或螺旋绕线优于规则蛇型绕线。尽量避免在IC下方。C、不相干走线(多数指Powertrace)尽量远离CLK区域和I/O域,避免被CLK区域干扰和干扰I/O区域。D、AGND与GND区域走线要严格区分,尽量避免有互越现象。E、伴地线对于EMI可有可无,要保证与其它信号线有足够间距即可满足EMI要求(20-30mils)。但考虑到信号质量要有伴地线,则要打足够的下地Via,间距在800mils以内。4.2Audio产品VCC

6、与GND的切割A、AGND与GND区域的切割线参照零件摆放,要求零件摆放时要区分,摆在各自区域,同时有AGND和GND成分的零件摆不放在切割线上,便于切割。B、VCC与GND切割同样精良保持一致,避免有走线互越情况,走线互越的EMI影响大于切割不一致的情况。(以下以DU9009S1的Audio口切割为例说明)GND1层切割Power层切割GND2层切割4.3Audio产品中的Decoupling电容及Bypass电容摆放A.Bypass电容多为于大型高速IC附近,主要作用是充放电稳压和滤波.所以要尽量靠近接电源pin脚。(如下图中的电容C245的连接方

7、法为准)B.另一种decoupling电容即EMI经常预留的电容,位置多位于CLK换层处附近(保证CLK回返电流完整),高速IC附近(滤波,防止IC噪声对周围影响)或靠近IO电源处(减小此电源对IO的影响),现以HU2073G1为例说明:图中两个差分线的换层处需要预留Decoupling电容C23、C29C.Bypass电容摆放位置应位于最近IOconnector处,正确连接方式是:直接经过电容Pin脚再到Connector,不能有分支(基于减小高频下导线电感效应的考虑),CLK的RC电路中的电容有同样连结要求(RC要放于CLK源端),DU900

8、9S1中晶振出来的信号线符合要求,4.4Audio产品的接地A、Top和Bottom走线层不要

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。