计算机组成原理试题5.doc

《计算机组成原理试题5.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、本科生期末试卷五一．选择题（每题1分，共10分）1．对计算机的产生有重要影响的是：__B____。A牛顿、维纳、图灵B莱布尼兹、布尔、图灵C巴贝奇、维纳、麦克斯韦D莱布尼兹、布尔、克雷2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是__D___。A11001011B11010110C11000001D110010013．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是___B___。A全串行运算的乘法器B全并行运算的乘法器C串—并行运算的乘法器D并—串型运算的乘法器4．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是___B___。A

2、16MBB2MC8MBD16M5．双端口存储器在____B__情况下会发生读/写冲突。A左端口与右端口的地址码不同B左端口与右端口的地址码相同C左端口与右端口的数据码相同D左端口与右端口的数据码不同6．程序控制类指令的功能是___D___。A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU和I/O设备之间的数据传送D改变程序执行顺序7．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用__A____来规定。A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间D主存中读取一个数据字的平均时间8

3、．系统总线中控制线的功能是___A___。A提供主存、I/O接口设备的控制信号响应信号B提供数据信息C提供时序信号D提供主存、I/O接口设备的响应信号9．具有自同步能力的记录方式是____CD__。ANRZ0BNRZ1CPMDMFM10．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是__ABC____。A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒4一．填空题（每题3分，共15分）1．Cache是一种A.___高速缓冲___存储器，是为了解决CPU和主存之间B.__速度____不匹配而采用的一项重要硬件技术。现发展为多级cache体

4、系，C.___指令cache与数据cache___分设体系。2．RISC指令系统的最大特点是：A._指令条数少_____；B.___指令长度固定___;C.___指令格式和寻址方式___种类少。只有取数/存数指令访问存储器。3．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A.__时间____并行；B.___空间___并行；C.__时间+空间并行____并行。4.软磁盘和硬磁盘的A.___存储___原理与B.___记录___方式基本相同，但在C.__结构____和性能上存在较大差别。5．流水CPU是以A._时间并行性_____为原理

5、构造的处理器，是一种非常B._经济而实用_____的并行技术。目前的C.___高性能___微处理器几乎无一例外的使用了流水技术。三.（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。四.（9分）某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式五.（10分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨

6、接端之间分别进行接线。74LS139是2：4译码器，使能端G接地表示译码器处于正常译码状态。4图B5.1要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。六．（9分）运算器结构如图B5.2所示，R1，R2，R3是三个寄存器，A和B是两个三选一的多路开关，通路的选择由AS0,AS1和BS0，BS1端控制，例如BS0BS1=11时，选择R3，BS0BS1=01时，选择R1……，ALU是算术/逻辑单元。S1S2为它的两个操作控制端。其功能如下：S1S2=00时，ALU输出=AS1S2=01时，ALU输出=A+BS1S2=10时，ALU输出=A–BS1S2=

7、11时，ALU输出=A⊕B请设计控制运算器通路的微指令格式。4图B5.2七.（9分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。八.（9分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为001010，001011，001000三个设备的判优识别逻辑图。九.（10分）机动题十.（10分）机动题4