存储器与CPU的连接.ppt

《存储器与CPU的连接.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5.4存储器与CPU的连接数据线IO/M高位地址CPU（子系统）WR低位地址RAMCSWE芯片地址ROMCS芯片地址译码器ABDB5.4.1存储器与CPU连接应考虑的问题1．存储器类型选择RAM最大的特点是其存储的信息可以在程序中用读／写指令随机读写，但掉电时信息丢失。所以RAM一般用于存储用户的调试程序（或程序存储器中的用户区）、程序的中间运算结果及掉电时无需保护（存）的I/O数据及参数等。ROM中的内容掉电不易失，但不能随机写入，故一般用于存储系统程序（监控程序）和无需在线修改的参数等。2．CPU总线的负载能力通常CPU总线的直流负载能

2、力（也称驱动能力）为一个TTL器件或20个MOS器件。因存储器基本上是MOS电路，直流负载很小，所以在小型系统中CPU可直接与存储器芯片连接。而当CPU总线上需挂接的器件超过上述负载时，就应考虑在其总线与挂接的器件间加接缓冲器或驱动器，以增加CPU的负载能力。常用的驱动器和缓冲器有单向的74LS244以及Intel8282、8283等，用于单向传输的地址总线和控制总线的驱动；对双向传输的数据总线通常采用数据收发器74LS245或Intel8286、8287等实现驱动。3．存储器的地址分配和片选问题内存通常分为RAM和ROM两大部分，而RAM

3、又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，所以内存的地址分配是一个重要的问题。存储器芯片单片的容量有限，由多片存储器芯片组成一个存储器系统，要求正确解决片选问题。4．CPU的时序和存储器的存取速度之间的配合问题CPU在取指令和读写操作、存储器芯片读/写都有相应的固定时序。选用存储芯片时，必须考虑它的存取时间与CPU的固定时序之间的匹配问题，即时序配合问题。5.4.2存储器容量的扩充当一片存储器芯片的容量不能满足系统要求时，需多片组合以扩充位数或单元数。这就是所谓的存储器容量扩充。字扩充：扩充存储器的存储单元，如果把存储器

4、视为一个矩阵，这字扩充就是行扩充位扩充：扩充存储器的一个单元的位数，也就是矩阵的列扩充。下面以SRAM6264为例说明存储器容量扩充的方法，ROM的处理方法与之相同。1．位（并联）扩充用2片8K×8位的6264扩充形成8K×16位的芯片组：除了数据线外，对应相连2．字（串联）扩充用4片8K×8位芯片6264构成32K×8位的存储芯片组：这32K单元的地址范围在4个芯片中的分配如下表所示：4片存储器内部的地址（A12～A0）都是相同（重复）的，但增加了A14、A13后，它们对外的地址就是连续（不重复）的了，故称地址线A12～A0实现片内寻址，

5、A14、A13实现片间寻址。再扩充单元数：将这8个芯片组组合成8K×8位存储区。显然，8K存储单元需要13根地址线（213=8K），比原来每片的10根地址线多了3根，可用3－8译码器芯片74LS1383．位和字同时（串并联）扩充当存储器的位数和单元数都需要扩充时，如用16片1K×4位芯片构成8K×8位存储区：先扩充位数：每2个芯片（2×4位=8位）一组，构成8个1K×8位芯片组；138译码器CBAY7Y6Y5Y4Y3Y2Y1Y0×××111111110001111111000011111101…11101111111G1Y7G2AY6G2B

6、Y5Y4138Y3CY2BY1AY0≠100=100使能输入端0#A9~A0D3~D0CS2#A9~A0D3~D0CS4#A9~A0D3~D0CS6#A9~A0D3~D0CS1#A9~A0D3~D0CS3#A9~A0D3~D0CS5#A9~A0D3~D0CS7#A9~A0D3~D0CSD3~D0D7~D4A9~A0138A10A11A12将CPU的A12～A10对应接至74LS138的C、B、A，而8个输出引脚对应接至8个存储芯片组的片选信号端，A12～A10的组合就可分别选中8个存储芯片组中的一组。存储单元的地址范围分配如表所示。存储器容

7、量的扩充关键是存储单元地址的分配和片选信号的处理，其基本原则是：地址安排不要重叠，也不要断档，最好是连续的，这样，存储器容量和CPU地址资源的利用率最高，也便于编程。5.4.3片选译码方式片选信号的译码方式有全译码、部分译码和线选三种。1．全译码方式CPU的地址线除低位地址线用于存储器芯片的片内寻址外，剩下的高位地址线全部用于存储器芯片的片间寻址（经译码器产生片选信号）例：CPU的20位地址线采用全译码方式：低位地址线A12～A0接至各存储器芯片的地址线，用作片内寻址剩下的高位地址A19~A13通过译码器接至各存储器芯片的片选端，用作片间寻

8、址。全译码方式充分发挥了CPU的寻址能力（不浪费存储地址空间），存储器芯片中的每一个单元都有一个唯一确定的地址，不会出现部分译码方式和线选方式中的地址重叠、地址不连续现象；但译码