计算机组成原理作业题.doc

计算机组成原理作业题.doc

ID:51801177

大小:43.45 KB

页数:4页

时间:2020-03-15

计算机组成原理作业题.doc_第1页
计算机组成原理作业题.doc_第2页
计算机组成原理作业题.doc_第3页
计算机组成原理作业题.doc_第4页
资源描述:

《计算机组成原理作业题.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四次作业单选题:1、某内存若为16MB,则表示其容量为(B)KBA、16B、16384C、1024D、160002、既具有SRAM读写的灵活性和较快的访问速度,又在断电后可不丢失信息的ROM是(B)A、EEPROMB、FLASHC、EPROMD、PROM3、下列存储器中可电改写的只读存储器是(A)A、EEPROMB、EPROMC、ROMD、RAM4、下列几种存储器中,(A)是易失性存储器A、CacheB、EPROMC、FlashMemoryD、CDROM5、假设某计算机的存储系统由Cache和主存组成,某程序执行过程中

2、访存1000次,其中访问Cache缺失50次,则Cache的命中率是(D)A、5%B、9.5%C、50%D、95%6、下列因素中,与Cache的命中率无关的是(C)A、Cache块的大小B、Cache的容量C、主存的存取时间D、以上都无关7、若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数12345678H的存储字节顺序按地址从小到大依次是(B)A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位,存储器容量为16MB,CPU按半字寻址时可寻址的单元数为

3、(B)A、224B、223C、222D、2219、某计算机字长为16位,存储器容量为64KB,CPU按字寻址,其可寻址的单元数是(C)A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片,可设计为(A)容量的存储器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为(C)存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根,数据总线有32根,用512K×8位的RAM芯片构成该机的主存储器,则该机主存最多需要

4、(D)片这样的存储芯片。A、256B、512C、64D、12813、某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规则的ROM芯片数和RAM芯片数分别是(D)A、1、15B、2、15C、1、30D、2、3014、某计算机存储器按字节编址,主存地址空间大小为64MB,现用4M×8位的RAM芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是(D)A、22位B、23位C、25位D、26位15、用存储容量为1

5、6K×1位的存储器芯片来组成一个64K×8位的存储器,则在字方向和位方向上分别扩展了(D)倍A、4和2B、8和4C、2和4D、4和816、双口RAM在(B)情况下会发生读写冲突A、左端口和右端口的地址码不同B、左端口和右端口的地址码相同C、左端口和右端口的数据码不同D、左端口和右端口的数据码相同17、多模块交叉存储器实际上是一种模块式存储器,它能(A)独立的读写操作A、并行执行多个B、串行执行多个C、并行执行一个D、串行执行一个18、高速缓冲存储器Cache一般采用(A)A、随机存取方式B、顺序存取方式C、半顺序存取方式

6、D、只读不写方式19、在Cache中,常用的替换策略有:随机法RAND、先进先出法FIFO和近期最少使用法LRU,其中与局部性原理密切相关的是(B)A、随机法RANDB、近期最少使用法LRUC、先进先出法FIFOD、都不是20、在虚存中页表分为快表和慢表,以下关于页表的叙述中正确的是(D)A、快表和慢表都存储在主存中,但快表比慢表容量小B、快表采用了优化搜索算法,因此查找速度快C、快表比慢表的命中率高,因此快表可以得到更多的搜索结果D、快表采用快速存储器器件组成,按照查找内容访问,因此比慢表查找速度快21、下列说法中,正

7、确的是(C)A、Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分B、主存储器只由易失性的随机读写存储器构成C、单体多字存储器主要解决访存速度的问题D、以上都不正确22、以下有关虚存的叙述中,正确的是(A)A、对应用程序员透明,对系统程序员不透明B、对应用程序员不透明,对系统程序员透明C、对应用程序员、系统程序员都不透明D、对应用程序员、系统程序员都透明23、常用的虚拟存储器寻址系统由(A)两级存储器组成A、主存-辅存B、Cache-主存C、Cache-辅存D、主存-主存综合题:1、设CPU的地址总线1

8、6根,双向数据总线8根,控制总线中与主存有关的信号有MREQ#和WE#。主存地址空间分配如下(均按字节编址):0000H~3FFFH为系统程序区,由只读存储芯片组成;4000H~4FFFH为系统程序工作区,由SRAM组成;6000H~9FFFH为用户程序区,也由SRAM组成。现有如下存储芯片若干:EPROM,8K×8

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。