数字逻辑与微机原理教学课件作者宋振辉ppt 模块1-课题二 触发器及时序逻辑电路.ppt

《数字逻辑与微机原理教学课件作者宋振辉ppt 模块1-课题二 触发器及时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、课题二触发器及时序逻辑电路任务一RS触发器及时钟触发器任务目标：（1）了解触发器的主要参数。（2）熟悉RS触发器、JK触发器、D触发器的电路结构、工作原理和触发方式。（3）掌握RS触发器、JK触发器、D触发器的逻辑功能。任务引入在各种复杂的数字电路中，不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些信号和运算结果保存起来，在这类电路中，任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，具备这种逻辑功能特点的电路叫做时序逻辑电路，广泛应用在现代电子计算机、数字式仪表和数字控制系统中，触发器是构成这类电路的一种基本逻辑元件。加法器就是这类电路的一个典型应用，对应

2、加法运算中的被加数和加数就是加法器电路的原有状态和新的输入信号。任务分析在实际工作中，常用时序逻辑电路有寄存器和计数器两种，任务分为两种情况，一是分析已有的电路，一是设计实用电路，这些电路的基本组成，基本器件的原理，一般的分析和设计方法是需要我们了解掌握的。相关知识触发器的常见分类方法有三种：（1）按有无动作的统一时间节拍（时钟脉冲）可分为两类：有基本触发器（无时钟触发器）和时钟触发器。（2）按电路的结构来分：有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。（3）按逻辑功能来分：有RS触发器、D触发器、JK触发器、T触发器、触发器。2.1.1基本RS触发器基本RS触发器又称R

3、S锁存器，它是构成各种触发器最简单的基本单元，有两个稳定状态(简称稳态)：用来表示逻辑0和1。图2.1基本RS触发器的逻辑图基本RS触发器的逻辑图如图2.1所示。由两个与非门构成,两个输出端,一个为Q,一个为。正常情况下,两个输出端是逻辑互补的,即一个为0时,另一个为1。有两个输入端，“”、“”其上面的非符号,表示这种触发器输入信号为低电平有效。2、基本工作原理1）、有两个稳定的状态规定：以Q输出端的状态为触发器的状态，当、时，Q=l，=0，称触发器为置位状态，为“1”态；当、时，G1门与G2门的状态与上种情况相反，Q=0，=1，称复位状态或“0”态；当、时，两个与非门原工作状态不受影响，

4、触发器输出保持不变，相当于把端某一时刻的电平信号存储起来了，这就是它具有的记忆功能。2）、特点：（1）当电路进入新的稳定状态后，即使撤销了输入信号，触发器翻转后的状态也能够稳定地保持。（2）端称为置0端：从1态换0态必须使=0，端称为置1端：从0态换1态，必须使=0。3、逻辑功能的表示方法1）、与非门组成的基本RS触发器(2)基本RS触发器的逻辑符号如图2.2所示。2）、或非门组成的基本RS触发器基本RS触发器的优缺点是电路简单，是构成各种触发器的基础。(1)输出受输入信号直接控制，不能定时控制。(2)有约束条件。2.1.2几种时钟触发器这种触发器有两种输入端：一个是决定其输出状态的数据信

5、号输入端（如RS触发器的置0、置1端R和S），另一个是决定其动作时间的时钟脉冲（ClockPulse），简称CP输入端，具有时钟脉冲输入端的触发器称为时钟触发器。一、同步RS触发器为了更好分析触发器的输出，将触发器的输出定义为：现态：指触发器在输入信号变化前的状态，用Qn表示。次态：指触发器在输入信号变化后的状态，用Qn+1表示。1、电路组成及逻辑符号它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成，如图2.4所示。2、逻辑功能分析分析电路可知，在CP=0期间，触发器不动作。在CP=1期间，R和S端的信号经倒相后被引导到基本RS触发器的输入端和输出端。在CP作用下，新状

6、态Qn+1是输入信号R和S及原状态Qn的函数，即Qn+1=F(R,S,Qn)。时钟触发器逻辑功能的表示方法除使用真值表（特性表）、符号图、时序图（波形图）以外，还用特性方法、状态转换图（或转换表）来表示。1)真值表同步RS触发器的真值表如表2.3所示。其功能与基本RS触发器相同，但只能在CP=1到来时状态才能翻转。2)卡诺图与特性方程将Qn+1作为输出变量，把S、R和Qn作为输入变量填入卡诺图，如图2.5所示。经化简得特性方程3）状态转换图3、同步RS触发器的空翻问题给时序逻辑电路加时钟脉冲的目的是统一电路动作的节拍。对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步

7、RS触发器在一个时钟脉冲作用下，触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。出现空翻现象有以下两种情况：（1）在CP=1期间，如果输入端的信号R和S再有变化，可能引起输出端Q翻转两次或两次以上。如图2.6所示，若保证在CP=1期间，同步RS触发器只变化一次，则要求在CP=1期间不允许R和S的输入信号发生变化。（2）当同步RS触发器接成计数状态时，容易发生空翻。空翻会造成节拍的混乱和系统工作的不稳定，这是同