基于DSP和CPLD的运动控制卡插补器设计.pdf

基于DSP和CPLD的运动控制卡插补器设计.pdf

ID:51446907

大小:1.24 MB

页数:3页

时间:2020-03-24

基于DSP和CPLD的运动控制卡插补器设计.pdf_第1页
基于DSP和CPLD的运动控制卡插补器设计.pdf_第2页
基于DSP和CPLD的运动控制卡插补器设计.pdf_第3页
资源描述:

《基于DSP和CPLD的运动控制卡插补器设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2014年2月机床与液压Feb2014第42卷第4期MACHINETOOL&HYDRAULICSVol42No4DOI:10.3969/jissn1001-3881201404028基于DSP和CPLD的运动控制卡插补器设计劳奇成,王义智,李武(西安工业大学机电工程学院,陕西西安710032)摘要:设计一个运动控制卡插补器。该运动控制卡是以DSP和CPLD为核心的位置控制系统,插补器包含两级插补:粗插补部分采用时间分割法插补,由DSP实现,针对时间分割法存在的问题对其算法进行了改进;精

2、插补部分采用DDA插补法,由CPLD实现。关键词:插补器;运动控制;时间分割法插补;DDA插补法中图分类号:TH-39文献标识码:B文章编号:1001-3881(2014)4-092-3DesignofMotionControlCardInterpolatorBasedonDSPandCPLDLAOQicheng,WANGYizhi,LIWu(CollegeofElectromechanicalEngineering,Xi'anTechnologyUniversity,Xi'anShaanxi7100

3、32,China)Abstract:Amotioncontrolcardinterpolatorwasdesigned.ThemotioncontrolcardbasedonDSPandCPLDwasacorepositioncontrolsystem.Theinterpolatorcontainedtwolevelinterpolations.Thecoarseinterpolationusingtimedivisioninterpolationmethod,wasimplementedbyDSP.

4、Inviewoftheproblemsexistingintimedivisionmethod,thealgorithmwasimproved.ThefineinterpolationwasrealizedbyCPLD,inwhichDDAinterpolationmethodwasadopted.Keywords:Interpolator;Motioncontrol;Timedivisioninterpolationmethod;DDAinterpolationmethod随着科技的不断进步,运动控

5、制系统不断向着高来实现的,数字积分法运算速度快,脉冲分配均匀,速、高精度、智能化、易操作、低成本的方向发展。易于实现多轴联动。其中高精度和高速已经成为机电系统必不可少的指DDA插补器由4个积分器构成,每个积分器包标,这就对运动控制系统提出了更高的要求。采用括1个累加器、1个被积函数寄存器和1个控制门。TI公司TMS320F2407和ALTERA公司的EPM7128S插补开始前,累加器清零,被积寄存器分别存放4个芯片,使用“PC+DSP+CPLD(FPGA)”的结构来轴的已经分配好的终点坐标;插补开始后

6、,每过来一设计运动控制卡,实现对电机的位置控制。运动控制个累加脉冲T,被积函数寄存器里面的内容在相应的卡插补器根据上位机给出的指令,将其转化为电机的累加器中相加一次,相加后如果有溢出则作为驱动相运动,从而达到高速、高精度的控制。应坐标轴的进给脉冲,如果没有溢出,则对应的坐标插补器是运动控制卡的关键部分,只有对插补器轴没有进给脉冲信号,而余数仍寄存在累加器中。这中的算法进行精密的设计和研究,才能实现整个运动里采用的寄存器的位数为8位,则被积函数寄存器的8控制的高速和高精度。为了达到高速、高精度的运动容量

7、为2,当脉冲源发出的累加脉冲数m恰好等于8控制,文中主要是对两级插补运算的粗插补和精插补2时,此时溢出的各坐标脉冲数等于终点坐标值,进行分析和设计,粗插补是在通常的时间分割法的基则插补结束。础上进行了改进,结合此卡的情况得到一种新的方当一段插补结束后,从DSP响应中断开始到被法,而精插补部分还是采用DDA算法。积函数寄存器重新加载数据,积分累加器需要重新清1运动控制插补器算法介绍零。这个过程会有段时间间隔,为了确保直线插补不此运动控制卡插补轴数为四轴,各轴容量为24因数据的转变而出现中断的情况,这里用

8、一个数据缓位。采用两级插补,粗插补是通过数据采样法通过存器可以很好地解决这个问题。大大提高了插补的效DSP软件实现的,而精插补是通过DDA(数字积分率,同时减少因为时序问题带来的误差。法)通过CPLD(FPGA)硬件逻辑来实现的。数据缓冲器是由4个8位的寄存器构成,用于存11精插补放4个轴下一段精插补所对应的终点坐标,数据缓存设计的精插补部分是采用数字积分法(DDA)器将自动加载直线插补数据到被积函数寄存器中。一收稿日期:2013-01-26作者简介:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。