数字设计设计总结-基础篇.ppt

《数字设计设计总结-基础篇.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基本概念逻辑电路分为两大类：组合逻辑电路（combinationallogiccircuit）时序逻辑电路（sequentiallogiccircuit）任何时刻的输出仅取决与当时的输入任一时刻的输出不仅取决与当时的输入，还取决于过去的输入序列电路特点：无反馈回路、无记忆元件电路特点：有反馈回路、有记忆元件一组合电路的综合根据给出的实际问题，求出实现这一逻辑功能的电路。进行逻辑抽象，得到真值表或逻辑函数式选择器件的类型逻辑化简或变换成适当的形式电路处理，得到电路图N0N1N2N3EN_L+5VD0_LD7_LD8

2、_LD15_L用74x138设计4-16译码器思路：16个输出需要片74x138？Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2任何时刻只有一片在工作。4个输入中，哪些位控制片选哪些位控制输入用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2个74x148级联为16－4优先编码器

3、扩展多路复用器扩展位如何实现8输入，16位多路复用器？由8输入1位8输入16位需要16片74x151，每片处理输入输出中的1位选择端连接到每片的C,B,A注意：选择端的扇出能力（驱动16个负载）ENYYABCD0D7扩展多路复用器扩展数据输入端的数目如何实现32输入，1位多路复用器？数据输入由832，需4片如何控制选择输入端？——分为：高位＋低位高位＋译码器进行片选低位接到每片的C,B,A4片输出用或门得最终输出ENYYABCD0D7D0D1D2D3D4D5D6D7A0A1A2Y用双4选1数据选择器构成8选1

4、数据选择器用数据选择器设计组合逻辑电路当使能端有效时，最小项之和形式ENABCD0D1D2D3D4D5D6D7YY74x151实现逻辑函数F=(A,B,C)(0,1,3,7)CBAVCCFYZWX00011110000111101111111YWX000111100110ZZZZZ’0思考：利用74x151实现逻辑函数F=(W,X,Y,Z)(0,1,3,7,9,13,14)降维：由4维3维ENABCD0D1D2D3D4D5D6D7YY74x151VCCYXWFZ利用74x151实现F=(W,X,Y,Z)(

5、0,1,3,7,9,13,14)02641375YWX000111100110ZZZZZ’0说明：用具有n位地址输入端的多路复用器，可以产生任何形式的输入变量数不大于n+1的组合逻辑函数。利用带使能端的二进制译码器作为多路分配器ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138DST0_LDST7_L数据输入SRCEN_L利用74x139实现2位4输出多路分配器（P285）DSTSEL0DSTSEL1DSTSEL2地址选择——利用使能端作为数据输入端数据输入SRCEN_L奇偶校验的应用用于检测代码

6、在传输和存储过程中是否出现差错AEVENODD74x280HIAEVENODD74x280HI发端收端DB[0:7]DB[0:7]ERROR发端保证有偶数个1收端ODD有效表示出错奇数EVEN比较器的串行扩展XD[11:0]YD[11:0][3:0][7:4][11:8]XY+5VABIABOA0~A3B0~B374x85ABIABOA0~A3B0~B374x85ABIABOA0~A3B0~B

7、374x853片74x85构成12位比较器低位高位3片74x682构成24位比较器P0~P7P=QQ0~Q7P>QP0~P7P=QQ0~Q7P>QP0~P7P=QQ0~Q7P>Q[7:0][15:8][23:16]P[23:0]Q[23:0]PEQQPGTQ比较器的并行扩展P3386.1.4P340图6-7二时钟同步状态机设计根据命题构造状态/输出表状态化简（状态最小化）状态编码（选择状态变量）建立转移/输出表，得到状态和输出方程选择触发器作为状态存储器构造激励表，得到激励方程画逻辑电路图1、逻辑抽象，得到状态图

8、（表）2、状态编码取自然二进制数000~111作为S0~S7的编码对时钟信号计数，可不用输入——Moore机取进位信号为输出变量需要8个有效状态设计一个3位二进制模8计数器S0/0S1/0S3/0S4/0S2/0S5/0S7/1S6/00001111101010010100111003、构造转移/输出表，求取状态转移方程和输出方程S0/0S1/0S3/0S4/0S2/0S